超浅接合元件的制造方法

摘要

本发明提供一种新颖的超浅接合元件(ultra-shallow junction device)的制造方法，该方法适用于定义有接触窗及闸极的半导体基底，其包括下列步骤：在该接触窗表面以金属矽化物形成缓冲矽层(buffer silicon layer)；以及对该缓冲矽层进行离子植入。本发明之方法亦可在接触窗直接进行高剂量低能量电浆掺杂(Plasma Doping;PLAD)。再者，本发明之方法亦可在形成缓冲矽层后依序进行电浆掺杂以及退火而成。根据本发明之方法，可避免接合(junction)过深产生漏电等问题，并能以低能量、高剂量之电浆掺杂达成接触窗的接合区植入而得深度浅且低电阻的欧姆接触(ohmic contact)，因此可获到稳定的产品并提高良率。

主权项

1.一种制造超浅接合元件的方法,适用于定义有接触窗及闸极的半导体基底,包括下列步骤:在该接触窗表面以金属矽化物形成缓冲矽层;以及对该缓冲矽层进行离子植入。2.如申请专利范围第1项所述之方法,其中该缓冲矽层是以自对准矽化物形成。3.如申请专利范围第2项所述之方法,其中该自对准矽化物系选择性沈积含矽成份以及高温金属,再进行退火而成。4.如申请专利范围第3项所述之方法,其中该高温金属系选自钨、钴及钛中之一者。5.如申请专利范围第3项所述之方法,其中该含矽成份系选自复晶矽或矽。6.如申请专利范围第5项所述之方法,其中该矽可以磊晶方式形成。7.如申请专利范围第3项所述之方法,其中,该选择性沈积含矽成份是以半球形晶粒矽进行。8.一种制造超浅接合元件的方法,适用于定义有接触窗及闸极的半导体基底,该方法是在该接触窗表面进行电浆掺杂而成。9.如申请专利范围第8项所述之方法,其中该电浆掺杂是以低能量高剂量的条件进行。10.如申请专利范围第9项所述之方法,其中电浆掺杂能量为0.5 keV至10 keV。11.如申请专利范围第9项所述之方法,其中电浆掺杂剂量为1E15 cm-2至1E16cm-2。12.一种制造超浅接合元件的方法,适用于定义有接触窗及闸极的半导体基底,包括下列步骤:在该接触窗表面以金属矽化物形成缓冲矽层;以及对该缓冲矽层依序进行电浆掺杂以及退火。13.如申请专利范围第12项所述之方法,其中该缓冲矽层是以自对准矽化物形成。14.如申请专利范围第13项所述之方法,其中该自对准矽化物系选择性沈积含矽成份以及高温金属,再进行退火而成。15.如申请专利范围第14项所述之方法,其中该高温金属系选自钨、钴及钛中之一者。16.如申请专利范围第14项所述之方法,其中,该矽成份系选自矽或复晶矽中之一者。17.如申请专利范围第14项所述之方法,其中,该选择性沈积含矽成份是以半球形晶粒矽进行。18.如申请专利范围第14项所述之方法,其中该矽可以磊晶方式形成。19.如申请专利范围第12项所述之方法,其中该电浆掺杂是以低能量高剂量的条件进行。20.如申请专利范围第12项所述之方法,其中电浆掺杂能量为0.5 keV至10 keV。21.如申请专利范围第12项所述之方法,其中电浆掺杂剂量为1E15 cm-2至1E16 cm-2。图式简单说明:第1图系显示一般半导体装置中接触窗与闸极的剖面图。第2至4图系显示本发明之实施例1之制造超浅接合元件的方法于半导体元件剖面图。第5图系显示本发明之实施例2之制造超浅接合元件的方法于半导体元件剖面图。第6至8图系显示本发明之实施例3之制造超浅接合元件的方法于半导体元件剖面图。