发明名称 半导体封装体及半导体封装体制造方法
摘要 提供一种半导体封装体及半导体封装体制造方法。此半导体封装体为高度可靠的及具有一构造能够使制造良率改善且大量地减少步骤数及大量地减少各步骤所需的时间。此半导体封装体具有一构造,其中以绝缘膜13支撑对应于半导体晶片11之晶片电极12的范围内之配线层14。在此半导体封装体的制造中,藉由将凸块17嵌入开孔16中,而将该半导体晶片11安装在一由该配线层14、绝缘膜13、及黏着层16所组成之介设部上,而接着当压着配线带4遍及实质上整个晶片电极形成表面之范围的时候,使用一加热板将热传到黏着层16及内部引线连接器,以藉由黏着层16同时实现半导体晶片11及配线带4之间的金属接面,以及配线层14及所有凸块17间的黏着。
申请公布号 TW497186 申请公布日期 2002.08.01
申请号 TW090109844 申请日期 2001.04.24
申请人 电气股份有限公司 发明人 漆岛路高
分类号 H01L21/60 主分类号 H01L21/60
代理机构 代理人 周良谋 新竹巿东大路一段一一八号十楼
主权项 1.一种半导体封装体,包含:一介设部,其中:具有指定的配线图案之一配线层形成在一绝缘基材上,且具有开孔之一黏着层形成在该配线层上;且使凸块配置在电极上的一半导体晶片与该介设部彼此黏着,俾使该黏着层面对着该半导体晶片的电极形成表面;该凸块嵌入该黏着层的该开孔中而该半导体晶片的电极及该配线层经由该凸块以反装晶片方法电性连接;及外部连接器,其设置在配线层其与半导体晶片连接面之反面上;其中至少在该半导体晶片的电极连接面积范围内,该配线层是由该绝缘基材料所支撑的。2.一种半导体封装体制造方法,包含以下各步骤:在一半导体晶片的电极上形成凸块;制造一介设部,其藉由形成一具有在一绝缘基材上之指定配线图案之配线层,及形成一黏着层于该配线层所形成的表面,然后设置开孔在该黏着层中,于当该半导体晶片安装时将面对着该半导体晶片之电极的位置中;及安装该半导体晶片到该介设部上,其藉由将该导体晶片的电极形成表面与该介设部上该黏着层所形成之表面放置一致,并将该凸块嵌入该黏着层的该开孔中;及实现在该配线层及该凸块之间的金属接面及藉由该黏着层使该半导体晶片及该介设部之间的黏着,其藉由当该介设部压靠着实质上电极形成的整个表面时,藉由将热传到包含该黏着层及该凸块之内部引线连接器而完成。3.依申请专利范围第2项之半导体封装体制造方法,其中:多数个半导体晶片安装在一相同的介设部上,并在该半导体晶片及该介设部之间实现黏着,接着将接合在一起的该半导体晶片及该介设部分离成个别的半导体封装体。4.依申请专利范围第2或3项之半导体封装体制造方法,其中:当该介设部压靠着该半导体晶片之实质上电极形成的整个表面时,藉由靠着该半导体晶片的背面之一加热的压力零件的水平面的压力,将热传到包含该黏着层及该凸块之内部引线连接器,而实现在该配线层及该凸块之间的金属接面及藉由该黏着层使该半导体晶片及该介设部之间的黏着。5.依申请专利范围第3项之半导体封装体制造方法,其中:多数个半导体晶片安装在一相同的介设部上,而此介设部配置在一矽片上,且在一真空中以一加热板从其上方将热及压力传到该半导体晶片上。6.依申请专利范围第2至3项任一项之半导体封装体制造方法,其中:为得到该黏着之热及压力的条件,设定为实质上等于得到该金属接面之热及压力的条件。7.依申请专利范围第2至3项任一项之半导体封装体制造方法,其中:以一热塑性树脂当作该黏着层。图式简单说明:图1为一习知技术之实施例之半导体封装体2的剖面图。图2为一图1中B部分的放大视图。图3为一习知技术之实施例之半导体封装体3的剖面图。图4为一图3中C部分的放大视图。图5显示一本发明之实施例之半导体封装体的剖面图。图6A-6F显示图5中A部分之配线带4之制造步骤的剖面图。图7A-7C显示图5中A部分之半导体封装体1之制造步骤的剖面图。
地址 日本