| 主权项 |
1.一种半导体装置,其系将半导体基板的主面分隔成许多区的元件隔离结构,于上述的主面选择性地形成,并于上述各个区置入半导体元件,上述元件隔离结构,系包含有:内壁绝缘膜,以包含有与选择性地形成于上述主面上之沟渠内壁的氧化半导体膜之方式而形成于上述内壁上,并于上述开口端部具有较厚的鸟嘴,在鸟嘴区包括有氧氮化半导体;以及绝缘物,隔着上述内壁绝缘膜而充填上述沟渠。2.如申请专利范围第1项之半导体装置,其中上述内壁绝缘膜,矽从上述鸟嘴到比该鸟嘴下方的上述沟渠浅的部位为止含有氧氮化半导体。3.一种半导体装置之制造方法,其系包含有:(a)准备好具有主面的半导体基板的步骤;(b)将含有氧化半导体膜及其位于上方的氮化半导体膜的多层膜形成于上述半导体基板的主面上的形成步骤;(c)通过对上述氮化半导体膜绘制图案,对上述主面分隔成许多区的形状的开口区选择性地形成上述氮化半导体膜的成膜步骤;(d)以绘制图案的上述氮化半导体膜为罩幕,通过蚀刻至少使上述半导体基板的上述主面曝露为止对上述开口区的正下方部位选择性地去除步骤;(e)位于上述氮化半导体膜的下方,在上述开口区下方形成的空腔曝露出的表面进行氧氮化的步骤;(f)以绘制图案的上述氮化半导体膜为罩幕,通过蚀刻于上述半导体基板的上述开口区的下方部位形成沟渠的步骤;(g)在上述内壁上形成连接于上述沟渠内壁的包括氧化半导体膜在内的内壁绝缘膜的形成步骤;(h)在上述步骤(g)后于上述沟渠充填绝缘物的步骤;(i)至少在(g)步骤后去除上述多层膜的步骤;以及(j)在上述半导体基板的上述主面中,由各个沟渠相互隔离的许多个区域形成半导体元件的要素的步骤。4.如申请专利范围第3项之半导体装置之制造方法,其中上述多层膜,还包括夹在上述氧化半导体膜与氧化半导体膜之间的多晶半导体膜。5.如申请专利范围第4项之半导体装置之制造方法,其中上述步骤(d),系以(d-1)绘制图案的上述氮化半导体膜为罩幕,通过蚀刻选择性地去除开口区下方的部位在上述半导体基板上形成比上述沟渠浅的沟渠为止的步骤。6.如申请专利范围第3或4项之半导体装置之制造方法,其中上述步骤(e),系包含有:(e-1)使上述空腔曝露出的表面在氧化性气氛中进行氧化的步骤;以及(e-2)在上述(e-1)后使上述空腔曝露出的表面在氧氮化性气氛中进行氧氮化的步骤,上述(j),系具有(j-1)作为上述半导体元件的上述要素于上述各个区形成N通道型的MOSFET的要素的形成步骤。7.如申请专利范围第3或4项之半导体装置之制造方法其中上述步骤(e),系具有:(e-1)上述空腔曝露出的表面在氧化氮气氛中进行氧氮化的步骤;以及(e-2)经过(e-1)步骤后上述空腔曝露出的表面在氧气氛中进行氧化的步骤,上述步骤(j)具有作为上述半导体元件要素在上述各个区形成P通道的MOSFET要素的步骤。8.一种半导体装置之制造方法,其系包含有:(a)准备好具有主面的半导体基板的步骤;(b)将含有氧化半导体膜、与其连接的氮化半导体膜或氧化卤化半导体膜、及其位于上方的氮化半导体膜的多层膜形成于上述半导体基板的平面上的形成步骤;(c)通过对上述氮化半导体膜绘制图案,对上述主面分隔成许多区的形状的开口区选择性地形成上述氮化半导体膜的成膜步骤;(d)以绘制图案的上述氮化半导体膜为罩幕,通过蚀刻使上述开口区的正下方部位选择性地去除,由此在上述半导体基板的上述开口区正下方部位形成沟渠的步骤;(e)包括连接于上述沟渠内壁的氧化半导体膜的内壁绝缘膜形成于上述内壁的步骤;(f)完成上述步骤(e)后充填上述沟渠的步骤;(g)至少在上述步骤(e)后去除上述多层膜的步骤;以及(h)在上述半导体基板的主面中,于上述沟渠相互隔开的许多区域形成半导体元件的要素的步骤。9.如申请专利范围第8项之半导体装置之制造方法,其中上述步骤(g),系具有(g-1)在上述(e)与(f)之间去除上述多层膜中的氮化半导体膜的步骤,上述制造方法还具有(i)上述(g-1)与(f)之间在曝露出的表面上形成包括氮化半导体膜的绝缘膜的步骤。10.如申请专利范围第9项之半导体装置之制造方法,其中上述绝缘膜,还包括氮化半导体膜。11.如申请专利范围第8项之半导体装置之制造方法,其中上述步骤(g)系具有(g-1)在上述(e),与(f)之间去除上述多层膜中的氮化半导体膜的步骤,上述制造方法还具有(i)上述(g-1)与(f)之间在曝露出的表面上形成包括氧氮化半导体膜的绝缘膜的步骤。12.一种半导体装置之制造方法,其系包含有:(a)准备好具有主面的半导体基板的步骤;(b)将含有氧化半导体膜、及其位于上方的氮化半导体膜的多层膜形成于上述半导体基板的主面上的形成步骤;(c)通过对上述氮化半导体膜绘制图案,对上述主面分隔成许多区的形状的开口区选择性地形成上述氮化半导体膜的成膜步骤;(d)以绘制图案的上述氮化半导体膜为罩幕,通过蚀刻使上述开口区的正下方部位选择性地去除,由此在上述半导体基板的上述开口区正下方部位形成沟渠的步骤;(e)包括连接于上述沟渠内壁的氧化半导体膜的内壁绝缘膜形成于上述内壁的步骤;(f)完成上述步骤(e)后充填上述沟渠的步骤;(g)至少在上述步骤(e)后去除上述多层膜的步骤;(h)在上述半导体基板的主面中,于上述沟渠相互隔间的许多区域形成半导体元件的要素的步骤以及(i)至少从上述步骤(a)以后对上述多层膜中至少一部分注水氮、卤素、或卤化氮的离子注入步骤。13.如申请专利范围第12项之半导体装置之制造方法,其中上述步骤(d),系具有:(d-1)上述多层膜中含有的上述氧化半导体膜曝露出表面以前进行上述蚀刻的步骤;以及(d-2)在上述步骤(d-1)后于形成上述沟渠以前进行蚀刻的步骤,上述步骤(i)系具有(i-1)在上述步骤(d-1)与(d-2)之间至少对上述多层膜的一部分进行倾斜注入氮、卤素、或卤化氮的离子注入步骤。14.一种半导体装置之制造方法,其系包含有:(a)准备好具有主面的半导体基板的步骤;(b)将含有氧化半导体膜、及其位于上方的氮化半导体膜的多层膜形成于上述半导体基板的主面上的形成步骤;(c)通过对上述氮化半导体膜绘制图案,对上述主面分隔成许多区的形状的开口区选择性地形成上述氮化半导体膜的成膜步骤;(d)以绘制图案的上述氮化半导体膜为罩幕,通过蚀刻使上述开口区的正下方部位选择性地去除,由此在上述半导体基板的上述开口区正下方部位形成沟渠的步骤;(e)包括连接于上述沟渠内壁的氧化半导体膜的内壁绝缘膜形成于上述内壁的步骤;(f)完成上述步骤(e)后充填上述沟渠的步骤;(g)至少在上述步骤(e)后去除上述多层膜的步骤;(h)至少在上述步骤(f)后对上述绝缘物注入氮、卤素、或卤化离子注入步骤;以及(i)在上述半导体基板的上述主面中,于上述沟渠相互隔离的许多区域形成半导体元件的要素的步骤。15.一种半导体装置之制造方法,其系包含有:(a)准备好具有主面的半导体基板的步骤;(b)将含有氧化半导体膜、及其位于上方的氮化半导体膜的多层膜形成于上述半导体基板的主面上的形成步骤;(c)通过对上述氮化半导体膜绘制图案,对上述主面分隔成许多区的形状的开口区选择性地形成上述氮化半导体膜的成膜步骤;(d)以绘制图案的上述氮化半导体膜为罩幕,通过蚀刻使上述开口区的正下方部位选择性地去除,由此在上述半导体基板的上述开口区正下方部位形成沟渠的步骤;(e)于上述沟渠的内壁形成氧化半导体膜的步骤;(f)在上述沟渠内壁形成的上述氧化半导体膜上形成氮化半导体膜的步骤;(g)在上述步骤(f)后于上述沟渠充填含氟绝缘物的步骤;(h)至少在上述步骤(f)后去除上述多层膜的步骤;以及(i)在上述半导体基板的主面上,于上述沟渠相互隔离的许多区形成半导体元件的要素的步骤。图式简单说明:图1系本实施形态的半导体装置的剖面斜视图。图2系本实施形态1的半导体装置之多层膜形成步骤图。图3系本实施形态1的氮化矽膜选择去除步骤图。图4系本实施形态1的多晶矽膜等选择去除步骤图。图5系本实施形态1的氮氧化矽膜形成步骤图。图6系本实施形态1的沟渠形成步骤图。图7系本实施形态1的内壁绝缘膜形成步骤图。图8系本实施形态1的埋入绝缘物形成步骤图。图9系本实施形态1的埋入绝缘物平滑化处理步骤图。图10本实施形态1的氮化矽膜等去除步骤图。图11系本实施形态1的埋入绝缘物的一部分等去除步骤图。图12系本实施形态1的MOSFET制造步骤图。图13系本实施形态1的半导体装置的说明图。图14系本实施形态1的半导体装置的说明图。图15系本实施形态1的半导体装置的说明图。图16系本实施形态1的实施例1的半导体装置之氮化矽膜等选择去除步骤图。图17系本实施形态1的实施例1之氮氧化矽膜形成步骤图。图18系本实施形态1的实施例1之沟渠形成步骤图。图19系本实施形态1的实施例1之埋入绝缘物的一部分等去除步骤图。图20系本实施形态1的实施例2的半导体装置之矽基板等选择去除步骤图。图21系本实施形态1的实施例2的氮氧化矽膜形成步骤图。图22系本实施形态1的实施例2的沟渠形成步骤图。图23系本实施形态1的实施例2的埋入绝缘物的一部分等去除步骤图。图24系本实施形态2的半导体装置之多层膜形成步骤图。图25系本实施形态2的氮化矽膜选择去除步骤图。图26系本实施形态2的沟渠形成步骤图。图27系本实施形态2的内壁绝缘膜形成步骤图。图28系本实施形态2的埋入绝缘物形成步骤图。图29系本实施形态2的埋入绝缘物平滑化处理步骤图。图30系本实施形态2的氮化矽膜去除步骤图。图31系本实施形态2的埋入绝缘物的一部分等去除步骤图。图32系本实施形态2的实施例1的半导体装置之氮化矽膜等形成步骤图。图33系本实施形态2的实施例1之埋入绝缘物形成步骤图。图34系本实施形态2的实施例1之埋入绝缘物平滑化处理步骤图。图35系本实施形态2的实施例1之氮化矽膜去除步骤图。图36系本实施形态2的实施例1之氧化矽膜等去除步骤图。图37系本实施形态2的实施例1之显示进行热紧固步骤时的STI结构之制造步骤图。图38系本实施形态2的实施例1的半导体装置之显示氟和氮的浓度分布曲线图。图39系显示对本实施形态2的实施例1的半导体装置的隔离耐压之累积误差率之图。图40系本实施形态2的实施例2的半导体装置的制造步骤图。图41系本实施形态2的实施例3的半导体装置的制造步骤图。图42系本实施形态3的半导体装置之向多晶矽膜的氮等的离子注入步骤图。图43系本实施形态3的向氮化矽膜等的氮等的离子注入步骤图。图44系本实施形态3的向多晶矽膜的氮等的离子选择性注入步骤图。图45系本实施形态3的向多晶矽膜的侧壁的氮等的离子注入步骤图。图46系本实施形态4的半导体装置之向平整化后的埋入绝缘物的氮等的离子注入步骤图。图47系本实施形态4之向闸极电极等的离子注入步骤图。图48系传统的半导体装置之多层膜形成步骤图。图49系传统的半导体装置之氮化矽膜选择去除步骤图。图50系传统的半导体装置之沟渠形成步骤图。图51系传统的半导体装置之内壁氧化矽膜形成步骤图。图52系传统的半导体装置之埋入绝缘膜形成步骤图。图53系传统的半导体装置之埋入绝缘膜平滑化处理步骤图。图54系传统的半导体装置之埋入绝缘膜一部分去除步骤图。图55系传统的半导体装置之STI主要结构形成步骤图。图56系传统的半导体装置之产生凹陷区之STI主要结构形成步骤图。图57系图55结构之MOSFET形成步骤图。图58系图56结构之MOSFET形成步骤图。图59系传统的半导体装置的说明图。图60系传统的半导体装置的说明图。 |
