| 主权项 |
1.一种供射频讯号之功率组合器电路包含: A)一多路径网路,供将射频讯号自许多射频源传递 至一共同节点; B)一切换射频阻抗变压器,连接至该共同节点,供依 同时作用之源之数而定,在第一及第二变压功能之 间切换;以及 C)一射频输出,供自该切换射频阻抗变压器接收讯 号。2.如申请专利范围第1项之功率组合器电路,其 中该多路径网路包括许多切换输入,在分别选择第 一及第二组切换输入时,该切换射频阻抗变压器提 供第一及第二阻抗变压功能。3.如申请专利范围 第2项之功率组合器电路,包括一组n输入及n开关, 供个别切换该等输入之每一至该等共同节点,在第 一及第二预定数之该等开关时,该切换射频阻抗变 压器分别产生第一及第二变压功能,-19-将每一其 各别输入连接至该共同节点。4.如申请专利范围 第2项之功率组合器电路,包括四射频输入及四输 入开关,供选择至多四输入,以供同时连接至该共 同节点,在连接之输入数为二或更少时,该切换射 频阻抗变压器产生第一变压功能,及在连接之输入 数为大于二时,产生第二变压功能。5.如申请专利 范围第2项之功率组合器电路,其中该切换射频阻 抗变压器包括: i)一射频开关,有一共同接头至该射频输出,以及第 一及第二开关接头; ii)一第一阻抗变压器,在该共同节点与该第一开关 接头之间;以及 iii)一第二阻抗变压器,在该第一与第二开关接头 之间,从而在该射频开关为在其第一位置时,该第 一阻抗变压器为在该共同节点与该射频输出间之 电路,及在该射频开关为在其第二位置时,该第一 及第二阻抗变压器为在该共同节点与该射频输出 间之电路。6.如申请专利范围第5项之功率组合器 电路,其中该射频输出有一特征阻抗Z0,该第一阻抗 变压器在共同节点将一供三及四同时射频输入之 平均阻抗变压至特征阻抗。7.如申请专利范围第6 项之功率组合器电路,其中该第二阻抗变压器延伸 二分之一波长,并在一或二射频输入使该电路同时 通电时,将在第一开关接头之平均阻抗变压至该射 频输出之特征阻抗。8.如申请专利范围第5项之功 率组合器电路,其中在一至四射频输入同时通电时 ,在该共同节点之特征阻抗具有Z(1)至Z(4)之値,并且 该第一及第二阻抗变压器之阻抗Zx1及Zx2为: 及 从而使供射频输入之不同选择之驻波比及功率损 耗最少。9.一种功率除法器/组合器装置,供配合一 射频讯号源并在一可选择数之既定许多射频放大 器操作,以使一射频负载通电,该装置包含: A)一供射频讯号源之源接头; B)一供射频负载之负载接头; C)一供既定许多射频放大器之每一输入之放大器 输入接头; D)一功率分流网路,其将该源接头连接至许多放大 器输入接头; E)一放大器输出接头,至既定许多射频放大器之每 一输出; F)一切换传输线路,在每一该放大器输出接头与一 共同节点之间; G)一单刀双掷射频开关,有一共同端子至该负载接 头,并有第一及第二切换端子; H)一第一阻抗变压器,在该共同节点与该第一切换 端子之间;以及 I)一第二阻抗变压器,在该第一及第二切换端子之 间,从而在第一射频开关位置,该共同节点通过该 第一阻抗变压器连接至该负载接头,及从而在第二 射频开关位置,该共同节点通过该第一及第二阻抗 变压器连接至该负载接头。10.如申请专利范围第9 项之功率除法器/组合器装置,其中既定之许多为 四,并且在三或四该切换传输线路作用时,该射频 开关置于在其第一位置,及在一或二该切换传输线 路作用时,在其第二位置。11.如申请专利范围第10 项之功率除法器/组合器装置,其中在三或四该切 换传输线路作用时,射频负载具有Z0之特征阻抗,以 及在该共同节点之阻抗为Z(3)及Z(4),该第一阻抗变 压器有一由下式求得之阻抗Zx1: 从而使供射频输入之不同选择之驻波比及功率损 耗最少。12.如申请专利范围第11项之功率除法器/ 组合器装置,其中在一或二该切换传输线路作用时 ,在该共同节点之特征阻抗有値Z(1)及Z(2),该第二阻 抗变压器有一由下式求得之阻抗Zx2: 从而使供一至四射频输入之任何选择之驻波比及 功率损耗最少。13.如申请专利范围第10项之功率 除法器/组合器装置,其中每一该四传输路径包含: i)一第一传输线路,在自放大器输出接头之一对应 者之特征阻抗; ii)一自该共同节点,长为二分之一波长之第二传输 线路;以及 iii)一单刀单掷射频开关,在该第一及第二传输线 路之间。14.如申请专利范围第13项之功率除法器/ 组合器装置,其中射频负载有Z0之特征阻抗,并且在 三或四该射频开关接通时,在该共同节点之阻抗为 Z(3)及Z(4),该第一阻抗变压器有一由下式求得之阻 抗Zx1: 从而使供三及四射频输入之选择之驻波比及功率 损耗最少。15.如申请专利范围第14项之功率除法 器/组合器装置,其中在一或二该射频开关接通时, 在该共同节点之特征阻抗有値Z(1)及Z(2),该第二阻 抗变压器有一由下式求得之阻抗Zx2;输入予以同时 通电,并且该第一及第二阻抗变压器之阻抗Zx1及Zx2 从而使供一至四射频输入之任何选择之驻波比及 功率损耗最少。16.如申请专利范围第15项之功率 除法器/组合器装置,其中该特征负载阻抗Z0为50欧 姆,该第一阻抗变压器阻抗Zx1为27欧姆,及该第二阻 抗变压器阻抗Zx2为32欧姆。图式简单说明: 图1为一根据本发明所构成之功率组合器除法器电 路,呈方块图之示意图; 图2略示图1之功率组合器区段,四放大器同时操作; 图3略示图1之功率组合器区段,三放大器同时操作; 图4略示图1之功率组合器区段,二放大器同时操作; 图5略示图1之功率组合器区段,一放大器同时操作 。 |
