发明名称 整数指令集架构及实施
摘要 本发明是关于一种处理器元件,例如微处理器或微控制器,做成执行一整数指令集架构。在特定实施例中,本发明提供一种方法,用于负载任意常数进入记忆体位置,经过一系列的中间整数指令。在另一特定实施例中,本发明提供一种方法,用于正常化一数。此方法包括计数二进元数中的符号位元之总数,然后藉着将总数减一而决定结果。藉着左移位二进位数结果,结果可被使用于正常化一数。
申请公布号 TW497074 申请公布日期 2002.08.01
申请号 TW089120404 申请日期 2000.09.30
申请人 日立制作所股份有限公司 发明人 席瓦伦 克里斯能;席琳纳维斯 爱德威利;郭良政
分类号 G06F9/302;G06F9/312;G06F9/315 主分类号 G06F9/302
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼
主权项 1.一种方法,用于负载常数进入记忆体位置,其中记 忆体位置包含许多依顺序部份,包含: 将常数分成许多份; 负载第一份的许多部份进入许多依顺序部份之第 一部份; 移动第一部份中的第一份至许多依顺序部份的第 二部份;及 负载许多部份的第二部份进入第一部份。2.如申 请专利范围第1项之方法,其中记忆体位置包含一 暂存器。3.一种方法,用于负载包含许多份之常数 进入目标记忆体位置,包含: 移位包含多依顺序部份之第一记忆体位置,第一记 忆体位置一部份中的元位总数; 负载一部份的常数进入包含第二许多依顺序部份 之第二记忆体位置的一部份第二记忆体位置; 藉由逻辑地组合第一记忆体位置及第二记忆体位 置,决定一结果;及 储存结果于目标记忆体位置。4.如申请专利范围 第3项之方法,其中逻辑组合是位元OR。5.如申请专 利范围第3项之方法,其中移位是左移位,以零被移 位在第一记忆位置的右端。6.如申请专利范围第3 项之方法,进一步包含负载第一份的常数进入在第 一记忆体位置移位之前的第一记忆体位置。7.如 申请专利范围第6项之方法,其中负载第一份的常 数包含符号延伸第一份于第一记忆体位置中。8. 如申请专利范围第3项之方法,其中负载一部份的 常数进入一部份的第二记忆体位置,包含负载第二 份的常数进入第一部份的第二记忆体位置,且零延 伸第二份。9.一种方法,用于从许多指令负载常数 进入一暂存器,其中来自许多指令之指令资料栏包 含一部份的常数,此方法包含: 负载暂存器的第一份,来自许多指令之第一指令资 料栏; 移动来自暂存器的第一份之第一指令资料栏至暂 存器的第二份,使得暂存器的第二份包含第一指令 资料栏,且暂存器的第一份被零填充; 执行逻辑OR操作于来自许多指令之第二指令资料 栏,以暂存器的第一份产生第一结果;及 储存第一结果于暂存器的第二份中。10.如申请专 利范围第9项之方法,其中移位第一指令资料栏、 执行逻辑OR操作及储存第一结果,是在一循环中被 处理。11.如申请专利范围第9项之方法,其中暂存 器之长度是64位元,且各指令资料栏包含长度最多 16位元之中间栏。12.如申请专利范围第9项之方法, 进一步包含: 移动来自暂存器的第二份之第一指令资料栏至暂 存器的第三份,使得暂存器的第三份包含第一指令 资料栏; 移动来自暂存器的第一份之第一结果至暂存器的 第二份,使得暂存器的第二份包含第一结果,且暂 存器的第一份被零填充; 执行逻辑OR操作于来自许多指令及暂存器的第一 份之第三指令资料栏,以产生第二结果;及 储存第二结果于暂存器的第一份中。13.如申请专 利范围第12项之方法,其中移动第一指令资料栏、 移动第一结果、执行逻辑OR操作及储存第二结果 是在一定时循环中被处理。14.一种方法,使用电脑 以决定符号位元之数目,此方法包含: 计数储存于第一记忆体位置中的二进位数中的符 号位元之总数; 藉着从总数减一而决定结果;及 储存结果于第二记忆体位置中。15.如申请专利范 围第14项之方法,其中符号位元被计数在用于结果 的第一许多位元之位元组格式上,然后藉位元组被 计数在用于结果的第二许多位元之全双格式上。 16.如申请专利范围第14项之方法,其中在一管流执 行循环中决定结果。17.一种方法,使用电脑用于正 常化一二进位数,此方法包含: 计数储存于第一记忆体位置中二进位中的符号位 元之总数; 藉着将总数减一而决定结果; 储存结果于第二记忆体位置中;及 藉着移位二进位数结果,而得到一正常化数。18.如 申请专利范围第17项之方法,其中一指令包含:计数 符号位元的总数;藉着将总数减一而决定结果;及 储存结果于第二记忆体位置中。19.如申请专利范 围第17项之方法,其中符号位元被计数在用于结果 的下许多位元之位元组格式上,然后被位元组计数 在用于结果的高许多位元之全双格式上。20.如申 请专利范围第17项之方法,其中计数符号位元的总 数包含,计数具有相同位元値之连续位元的总数, 作为最大明显位元,其中计数开始在最大明显位元 ,且继续至具有与最大明显位元相同位元値之最小 明显位元。21.如申请专利范围第17项之方法,其中 正常化値被使用于数位信号处理(DSP)应用中。22. 一种方法,在计算机系统中执行指令,此方法包含: 藉着计数第一暂存器中之连续符号位元之数目而 决定结果; 将结果减一;及 储存结果于第二暂存器中。23.如申请专利范围第 22项之方法,其中指令包含32位元,且第一与第二暂 存器包含64位元。图式简单说明: 图1指出习知电脑系统之不同位准(习知技术); 图2指出本发明之SHORI指令的特定实施例; 图3指出本发明之NSB指令的简化例子; 图4指出本发明之整数/多媒体单元的方块图之例 子; 图5指出正在本发明之叠流中被执行的XHW指令的一 个循环之例子;及 图6指出本发明之XHW之特定实施例的方块图。 图7指出本发明之XHW的一个特定实施例之方块图。
地址 日本