| 摘要 |
<p>본 발명은 웨이퍼 레벨의 멀티칩 패키지 및 그 제조방법에 관한 것으로서, 본 발명은 복수개의 제 1칩패드(53)가 형성된 최하층 제 1반도체칩(51)과, 상기 제 1반도체칩(51)의 상측에 설치되고 복수개의 제 2칩패드(59)가 형성된 제 2반도체칩(57)과, 상기 제 1반도체칩(51)과 제 2반도체칩(57)의 상측에 형성된 버퍼층(61)과, 상기 제 1칩패드(53)와 제 2칩패드(59)에 대응되어 위치되도록 상기 버퍼층(61)에 형성된 복수개의 범프(67)와, 상기 제 1칩패드(53) 및 제 2칩패드(59)와 각각의 범프(67)를 서로 대응되게 연결하도록 상기 버퍼층(61)에 형성되어 상기 제 1칩패드(53) 및 제 2칩패드(59)와 각각의 범프(67)를 전기적으로 연결하는 제 1배선(63) 및 제 2배선(65)과, 상기한 각각의 범프(67)에 부착되어 외부단자의 역할을 수행하는 솔더볼(69)로 구성된 웨이퍼 레벨의 멀티칩 패키지 및 그 제조방법을 제공함으로써 반도체칩의 크기 및 칩패드의 좌표 변경에 따른 대응이 용이하고 패키지 제작을 위한 제조공정이 단순화되는 동시에 제조비용이 절감되며, 패키지의 외곽 크기 및 두께가 줄어들어 경박 단소화되고 전기적 경로가 단축되는 동시에 반도체칩의 배면이 노출되어 패키지의 전기적 특성 및 열적 특성이 개선되도록 한 것이다.</p> |
