| 摘要 |
<p>Bei einem Verfahren zum Betreiben einer PLL-Frequenzsyntheseschaltung befindet sich diese während einer ersten Datenübertragungsperiode (t0-t1) in einem aktiven Zustand und synthetisiert eine erste Ausgabefrequenz (Fout1). Während einer späteren zweiten Datenübertragungsperiode (t2-t3) ist die Schaltung ebenfalls aktiv und synthetisiert eine zweite, unterschiedliche Ausgabefrequenz (Fout2). In einer dazwischen liegenden Zeitperiode (t1-t2) wird die PLL-Frequenzsyntheseschaltung zunächst auf eine Zwischenfrequenz umprogrammiert und von dort in die zweite Ausgabefrequenz geregelt. Anwendung der Erfindung : TDMA ( time division multiple access) -FDMA ( Frequency division multiple access)- datenubertragung.</p> |
