| 摘要 |
<p>본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 캐패시터 형성 공정에 관한 것이며, 더 자세히는 MIM(metal-insulator-metal) 실린더형 캐패시터의 하부전극 형성 공정에 관한 것이다. 본 발명은 MIM 실린더형 캐패시터 형성 공정 중 희생산화막의 제거시 하부 층간절연막의 손실을 방지하기 위해 사용되는 베리어층을 사용하지 않는 반도체 소자의 캐패시터 하부전극 형성방법을 제공하는데 그 목적이 있다. 본 발명은 MIM 실린더 구조의 하부전극 형성을 위한 희생막으로 O플라즈마를 사용하여 용이하게 제거할 수 있는 열안정성 폴리머를 이용함으로써 하부 층간절연막과의 식각 선택비를 높여 베리어층의 증착 및 식각 공정을 생략할 수 있도록 하며, CMP 공정시 실린더 내부를 보호하기 위하여 종래에 사용되던 포토레지스트를 대신하여 희생막용 폴리머와 동일한 폴리머를 사용하는 기술이다.</p> |
