| 主权项 |
1.一种薄膜电晶体之制造方法,至少包括:提供一基板,于该基板上形成一多晶矽层、一闸氧化层,以及一闸极层;形成一光阻于该闸极层上,该光阻具有一基部与一顶部,且该基部的宽度大于该顶部的宽度;将未受该光阻覆盖之该闸极层移除至暴露该闸氧化层,并以该光阻为罩幕进行一离子植入步骤,以于该多晶矽层中形成一第一掺杂区域;移除部分之该光阻,使得该光阻顶部以外之该光阻基部完全被移除而暴露出其下的该闸极层,而该光阻顶部仅部分厚度被移除;以及将暴露出之该闸极层移除,以形成一闸极,并于该闸极两侧形成一未掺杂区域。2.如申请专利范围第1项所述之薄膜电晶体之制造方法,其中该具有基部与顶部的光阻之形成方法包括:形成一光阻层于该闸极层上;提供一光罩于该光阻层上方,该光罩具有一不透光区域,而该不透光区域两侧分别具有一半透明区域;以及进行曝光、显影步骤之后,以形成该具有基部与顶部的光阻。3.如申请专利范围第1项所述之薄膜电晶体之制造方法,更包括进行一第二离子植入步骤,以于该未掺杂区域中形成一第二掺杂区域。4.如申请专利范围第3项所述之薄膜电晶体之制造方法,其中该第一掺杂区域与该第二掺杂区域为同一型离子掺杂。5.如申请专利范围第3项所述之薄膜电晶体之制造方法,其中该第二掺杂区域之离子掺杂浓度较该第一掺杂区域之离子掺杂浓度低。6.如申请专利范围第3项所述之薄膜电晶体之制造方法,其中该第一掺杂区域与该第二掺杂区域系为n型掺杂。7.如申请专利范围第3项所述之薄膜电晶体之制造方法,其中该第一掺杂区域与该第二掺杂区域系为p型掺杂。8.一种薄膜电晶体与其驱动元件之制造方法,至少包括:提供一基板,该基板上包括一第一型薄膜电晶体区域、一第二型薄膜电晶体区域以及一画素薄膜电晶体区域;于该基板上形成一图案化之多晶矽层;形成一闸氧化层与一闸极层于该图案化多晶矽层以及该基板上;形成一第一光阻于该第一型薄膜电晶体区域上定义一第一型薄膜电晶体闸极之位置,且将该第二型薄膜电晶体区域以及该画素薄膜电晶体区域覆盖,并将未受该第一光阻保护之该闸极层移除,以形成该第一型薄膜电晶体闸极;进行一第一离子植入步骤,以于该第一型薄膜电晶体闸极两侧之该多晶矽层中形成第一掺杂区域,并将该第一光阻剥除;形成一第二光阻于该第二型薄膜电晶体区域与该画素薄膜电晶体区域上定义一第二型薄膜电晶体闸极与一画素薄膜电晶体闸极之位置,并将该第一型薄膜电晶体区域覆盖,其中,该画素薄膜电晶体闸极上方之该第二光阻具有一基部与一顶部,且该基部的宽度大于该顶部的宽度;将未受该第二光阻覆盖之该闸极层移除至暴露该闸氧化层,并以该第二光阻为罩幕进行一第二离子植入步骤,以于该多晶矽层中形成一第二掺杂区域;移除之部分该第二光阻,使得该第二光阻之顶部以外之该基部完全被移除而暴露出其下的该闸极层,而该第二光阻之顶部仅部分厚度被移除;以及将暴露出之该闸极层移除,以形成该画素薄膜电晶体闸极。9.如申请专利范围第8项所述之薄膜电晶体与其驱动元件之制造方法,其中该画素薄膜电晶体闸极上之该第二光阻之形成方法包括:提供一光罩于该第二光阻上方,该光罩具有一不透光区域,且该不透光区域两侧分别具有一半透明区域;以及进行曝光、显影步骤之后,以形成该具有基部与顶部的该第二光阻。10.如申请专利范围第8项所述之薄膜电晶体与其驱动元件之制造方法,其中该画素薄膜电晶体闸极形成之后,更包括进行一第三离子植入步骤,以于该画素薄膜电晶体闸极旁之该多晶矽层中形成一第三掺杂区域。11.如申请专利范围第10项所述之薄膜电晶体与其驱动元件之制造方法,其中该第二掺杂区域与该第三掺杂区域为同一型掺杂。12.如申请专利范围第10项所述之薄膜电晶体与其驱动元件之制造方法,其中该第三掺杂区域之离子掺杂浓度与该第二掺杂区域之离子掺杂浓度低。13.如申请专利范围第10项所述之薄膜电晶体与其驱动元件之制造方法,其中该第一掺杂区域系为p型掺杂,而该第二掺杂区域与该第三掺杂区域系为n型掺杂。14.如申请专利范围第10项所述之薄膜电晶体与其驱动元件之制造方法,其中该第一掺杂区域系为n型掺杂,而该第二掺杂区域与该第三掺杂区域系为p型掺杂。15.一种薄膜电晶体与其驱动元件之制造方法,至少包括:提供一基板,该基板上包括一第一型薄膜电晶体区域、一第二型薄膜电晶体区域以及一画素薄膜电晶体区域;于该基板上形成一图案化之多晶矽层;形成一闸氧化层与一闸极层于该图案化多晶矽层以及该基板上;形成一第一光阻于该第二型薄膜电晶体区域与该画素薄膜电晶体区域上定义一第二型薄膜电晶体闸极与一画素薄膜电晶体闸极之位置,并将该第一型薄膜电晶体区域覆盖,其中,该画素薄膜电晶体闸极上方之该第二光阻具有一基部与一顶部,且该基部的宽度大于该顶部的宽度;将未受该第一光阻覆盖之该闸极层移除至暴露该闸氧化层,并以该第一光阻为罩幕进行一第一离子植入步骤,以于该多晶矽层中形成一第一掺杂区域;移除部分该第一光阻,使得该第一光阻之顶部以外之该基部完全移除而暴露出其下的该闸极层,而该第一光阻之顶部有部分厚度被移除;将暴露出之该闸极层移除,以形成该画素薄膜电晶体闸极,并将该第一光阻移除;形成一第二光阻于该第一型薄膜电晶体区域上定义一第一型薄膜电晶体闸极之位置,并将该第二型薄膜电晶体区域以及该画素薄膜电晶体区域覆盖;以及将未受该第二光阻保护之该闸极层移除,以形成该第一型薄膜电晶体闸极,并进行一第二离子植入步骤,以于该第一型薄膜电晶体闸极两侧形成一第二掺杂区域。16.如申请专利范围第15项所述之薄膜电晶体与其驱动元件之制造方法,其中该画素薄膜电晶体闸极上之该第二光阻之形成方法包括:提供一光罩于该第二光阻上方,该光罩具有一不透光区域,且该不透光区域两侧分别具有一半透明区域;以及进行曝光、显影步骤之后,以形成该具有基部与顶部的该第二光阻。17.如申请专利范围第15项所述之薄膜电晶体与其驱动元件之制造方法,其中该画素薄膜电晶体闸极形成之后,更包括进行一第三离子植入步骤,以于该画素薄膜电晶体闸极旁之该多晶矽层中形成一第三掺杂区域。18.如申请专利范围第17项所述之薄膜电晶体与其驱动元件之制造方法,其中该第一掺杂区域与该第三掺杂区域为同一型离子掺杂。19.如申请专利范围第17项所述之薄膜电晶体与其驱动元件之制造方法,其中该第三掺杂区域之离子掺杂浓度与该第一掺杂区域之离子掺杂浓度低。20.如申请专利范围第17项所述之薄膜电晶体与其驱动元件之制造方法,其中该第二掺杂区域系为p型掺杂,而该第一掺杂区域与该第三掺杂区域系为n型掺杂。21.如申请专利范围第17项所述之薄膜电晶体与其驱动元件之制造方法,其中该第二掺杂区域系为n型掺杂,而该第一掺杂区域与该第三掺杂区域系为p型掺杂。图式简单说明:第1A图至第1C图绘示为习知具有轻掺杂汲极结构之薄膜电晶体之制作流程图;第2A图至第2C图绘示为习知具有轻掺杂汲极结构之薄膜电晶体与其驱动元件之制作流程图;第3A图至第3C图绘示为依照本发明一较佳实施例薄膜电晶体之制作流程图;第4图绘示为依照本发明一较佳实施例中所使用的光罩示意图与其所对应之曝光强度、光阻厚度;第5A图至第5C图绘示为依照本发明一较佳实施例薄膜电晶体与其驱动元件之制作流程图;以及第6A图至第6C图绘示为依照本发明另一较佳实施例薄膜电晶体与其驱动元件之制作流程图。 |
