| 主权项 |
1.一种半导体装置之制造方法,适用于在一半导体基底上形成一有储存电极之电容器,上述制造方法包括下列步骤:在半导体基底上形成复数层矽层,同时以和上述矽层相异之材料形成第一和第二终点记号层将上述矽层分成三份;蚀刻包含上述第一和第二终点记号层之上述矽层;视被蚀刻物之材料来控制上述矽层之蚀刻深度,因此形成上述储存电极。2.如申请专利范围第1项所述之方法,其中控制上述矽层之蚀刻深度之上述步骤包括当被蚀刻物中之上述第一和第二终点记号层的浓度达到一既定値时,便停止蚀刻之步骤。3.如申请专利范围第1项所述之方法,其中在蚀刻上述矽层时,上述第一和第二终点记号层皆有一不具蚀刻阻绝(etching stopper)功用之厚度。4.如申请专利范围第1项所述之方法,其中上述第一和第二终点记号层由厚度为1-2nm之氧化矽层所构成。5.如申请专利范围第1项所述之方法,其中上述控制蚀刻深度之步骤更包括下列步骤:监测被蚀刻物之发光强度;以及由所监测结果来决定蚀刻深度。6.如申请专利范围第1项所述之方法,其中上述控制蚀刻深度之步骤更包括下列步骤:监测被蚀刻物之质量数;以及由所监测结果来决定蚀刻深度。7.如申请专利范围第1项所述之方法,其中上述储存电极为复晶矽或非晶系矽。8.一种半导体装置之制造方法,上述制造方法包括下列步骤:在一半导体基底上形成一半导体元件;在上述一半导体元件上形成一层间绝缘层;在上述层间绝缘层中形成一接触窗连接至上述半导体基底;在上述层间绝缘层上形成一第一矽层,并以上述第一矽层填充上述接触窗;]在上述第一矽层上形成一第一终点记号层,其材料与上述第一矽层不同,在第二矽层上形成一第二终点记号层,其材料与储存电极不同;在第二终点记号层上形成一第三矽层;蚀刻第三矽层以在上述接触窗上形成一具有一既定宽度之第四矽层,依照被蚀刻物之种类的改变来控制上述蚀刻步骤;在上述第四矽层之侧壁上形成一氧化矽之侧壁;以上述间隔物为罩幕,蚀刻第二和第三矽层,并在第二矽层内形成一开口而形成一储存电极,依照被蚀刻物之种类的改变来控制上述蚀刻步骤;9.如申请专利范围第8项所述之方法更包括下列步骤:移除上述间隔物之后,在上述储存电极之表面上形成一介电层;以及在上述介电层上形成一单元平板电极。10.如申请专利范围第8项所述之方法,其中在蚀刻上述矽层时,上述第一和第二终点记号层皆有一不具蚀刻阻绝功用之厚度。11.如申请专利范围第10项所述之方法,其中上述第一和第二终点记号层由厚度为1-2nm之氧化矽层所构成。12.如申请专利范围第8项所述之方法,其中蚀刻上述第二矽层之步骤包括当上述被蚀刻物中之上述第一终点记号层之材料达到某一既定値时之终止蚀刻步骤,以及蚀刻第三矽层之步骤包括当上述被蚀刻物中之上述第二终点记号层之材料达到某一既定値时之终止蚀刻步骤。13.如申请专利范围第8项所述之方法,其中上述第一、第二和第三矽层由含一杂质之掺杂之非晶系矽所构成。14.如申请专利范围第13项所述之方法,其中上述掺质为磷。15.如申请专利范围第8项所述之方法,其中上述第三矽层由未掺杂之非晶系矽所构成。16.如申请专利范围第8项所述之方法更包括在上述储存电极之表面上形成复数个半球形颗粒状之步骤。17.如申请专利范围第16项所述之方法更包括下列步骤:在上述第一终点记号层和上述第二矽层之界面上形成一具有既定厚度之一未掺杂之矽层;以及在上述第二矽层和上述第二终点记号层之界面上形成一具有一既定厚度之一未掺杂之矽层。18.如申请专利范围第16项所述之方法,其中上述未掺杂之矽层之厚度皆在30nm以上。图式简单说明:第一图A至第一图H皆为剖面图,其分别显示根据本发明之第一实施例来制造一半导体装置之步骤。第二图A至第二图B皆为剖面图,其分别显示根据本发明之第二实施例来制造一半导体装置之步骤。第三图为一图表,显示未掺杂之非晶系矽层的厚度与在其上方之形状不良(erroneous shape)HSG之数目的关系。第四图A至第四图E皆为剖面图,其分别显示制造一传统半导体装置之步骤。 |
