| 摘要 |
<p>본 발명은 자바 프로세서에 관한 것으로, 종래 32비트 데이터 경로를 갖는 자바 가상 머신에서 8비트 덧셈 연산을 복수회 수행하는 경우, 자바 가상 머신(JAVA Virtual Machine)상에서 SIMD구조를 지원하지 않기 때문에 복수회의 연산을 반복수행함으로써, 연산 속도가 저하되는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 가산기 및 곱셈기에 캐리 지연의 저지를 위한 논리회로와 계산 결과를 다음단의 플립플롭으로 전달하기 위한 제어회로를 추가하여 SIMD 명령을 통해 연속적으로 반복연산을 최소화함으로써, 하드웨어의 부담을 최소화하며 연산 속도 향상시키는 효과가 있다.</p> |
