| 主权项 |
1.一种插塞的制造方法,用以避免一插塞产生凹槽现象,包括下列步骤:提供一基底,该基底上形成有一介电层,其中该介电层上形成有一开口,并且该开口暴露出该基底上一预设为欲电性导通之区域;形成一黏着层覆盖该基底上该预设为欲电性导通之区域、该介电层之一表面与该开口中该介电层之一侧壁;形成一插塞物质层覆盖该开口中与该介电层上之该黏着层;回蚀该插塞物质层,并且使得该插塞物质层的高度大约高于该介电层上的该黏着层;形成一金属层覆盖该钨层;上一光阻,并且暴露出该金属层之一特定区域;以及蚀刻暴露出之该金属层之该特定区域与该介电层上之该插塞物质层直至大约暴露出该介电层之该表面,藉以使得该插塞物质层形成该插塞。2.如申请专利范围第1项所述之插塞的制造方法,其中该基底上更包括形成有一底部金属层,以及该介电层更包括覆盖该底部金属层。3.如申请专利范围第2项所述之插塞的制造方法,其中该预设为欲电性导通之区域系为一底部金属层。4.如申请专利范围第1项所述之插塞的制造方法,其中该插塞物质层之材质包括钨。5.如申请专利范围第1项所述之插塞的制造方法,其中该插塞物质层之材质包括铝。6.如申请专利范围第1项所述之插塞的制造方法,其中该介电层之材质系为二氧化矽。7.如申请专利范围第1项所述之插塞的制造方法,其中该黏着层之材质系为钛/氮化钛。8.如申请专利范围第1项所述之插塞的制造方法,其中该黏着层之材质系为氮化钛。9.如申请专利范围第1项所述之插塞的制造方法,其中形成该黏着层的方法包括下列步骤:沈积一钛层于该开口中,覆盖该预设为欲电性导通之区域、该开口中该介电层之一侧壁与该介电层;以及形成一氮化钛层覆盖该钛层之一表面。10.如申请专利范围第9项所述之插塞的制造方法,其中形成该氮化钛层的方法包括反应性溅镀法。11.如申请专利范围第9项所述之插塞的制造方法,其中形成该氮化钛层的方法包括氮化反应法。12.如申请专利范围第1项所述之插塞的制造方法,其中形成该插塞物质层的方法系为化学气相沈积法。13.如申请专利范围第1项所述之插塞的制造方法,其中回蚀该插塞物质层的方法系为乾蚀刻法。14.如申请专利范围第1项所述之插塞的制造方法该插塞物质高于该介电层上该黏着层的高度约为200-500。15.如申请专利范围第1项所述之插塞的制造方法,其中形成该金属层的方法系为化学气相沈积法。16.如申请专利范围第1项所述之插塞的制造方法,其中该底部金属层的材质系为铝合金。17.如申请专利范围第1项所述之插塞的制造方法,其中该金属层的材质系为铝合金。图式简单说明:第一图A-第一图D系绘示习知插塞的制造流程剖面图;以及第二图A-第二图E系绘示依照本发明之一较佳实施例的一种插塞的制造流程剖面图。 |
