| 主权项 |
1.一种半导体装置,包含: 半导体基板; 金属配线,以形成于该半导体基板的一主面侧之钨 为主构成材料,含有钼;以及 电容元件,由形成于该半导体基板的一主面侧之第 一电极、与该第一电极接触的高介电常数或强电 介质性的氧化物膜、与该氧化物膜接触的第二电 极所构成。2.如申请专利范围第1项所述之半导体 装置,其中该金属配线的配线宽度为0.2m以下。3. 如申请专利范围第1项所述之半导体装置,其中该 氧化物膜的主构成材料系由氧化钽、钛酸钡锶(BST )、钛酸锆酸铅(PZT)所构成的群选择的材料。4.如 申请专利范围第1项所述之半导体装置,其中该配 线中的该钼之含有量为0.05at.%以上18at.%以下。5.一 种半导体装置,包含: 矽基板; 金属配线,以形成于该矽基板的一主面侧之钨为主 构成材料,含有0.05at.%以上18at.%以下的钼之配线宽 度为0.2m以下;以及 电容元件,由形成于该矽基板的一主面侧之第一电 极、与该第一电极接触的氧化物膜系由氧化钽、 钛酸钡锶(BST)、钛酸锆酸铅(PZT)所构成的群选择的 氧化物膜、与该氧化物膜接触的第二电极。6.一 种半导体装置,其特征系搭载: 形成金属配线层的半导体基板; 记忆体LSI,在该半导体基板的一主面侧,具备以第 一电极、与该第一电极接触的高介电常数或强电 介质性的氧化物膜、与该氧化物膜接触的第二电 极所形成的电容元件;以及 逻辑LSI,具备形成闸极氧化膜与闸电极的MOS电晶体 ,其中 该金属配线层的主构成材料为钨,该金属配线层含 有钼。7.一种半导体装置,其特征系搭载: 记忆体LSI,在形成金属配线层之矽基板的一主面侧 ,具备以第一电极、与该第一电极接触的高介电常 数或强电介质性的氧化物膜、与该氧化物膜接触 的第二电极依此顺序所形成的电容元件;以及 逻辑LSI,具备形成闸极氧化膜与闸电极的MOS电晶体 ,其中该氧化物膜的主构成材料系由氧化钽、钛酸 钡锶(BST)、钛酸锆酸铅(PZT)所构成的群选择的材料 ,该金属配线层的配线宽度为0.2m以下,该金属配 线层的主构成材料为钨,该金属配线层含有钼0.05at .%以上18at.%以下。8.一种半导体装置的制造方法, 包含: 供给半导体基板之工程; 于该半导体基板的一主面侧以钨为主构成材料,形 成含有钼的金属配线之工程; 在该半导体基板的一主面侧形成第一电极之工程; 为了与该第一电极接触,形成高介电常数或强电介 质性的氧化物膜,然后以600℃以上的温度加热该氧 化物之工程;以及 形成与该氧化物膜接触的第二电极之工程。9.一 种半导体装置的制造方法,包含: 供给矽基板之工程; 于该矽基板的一主面侧以钨为主构成材料,形成含 有钼0.05at.%以上18at.%以下之配线宽度0.2m以下的 金属配线之工程; 在该矽基板的一主面侧形成第一电极之工程; 为了与该第一电极接触,氧化物膜系形成由氧化钽 、钛酸钡锶(BST)、钛酸锆酸铅(PZT).所构成的群选 择的氧化物膜,然后以700℃以上的温度加热该氧化 物之工程;以及 该加热工程完成后,形成与该氧化物膜接触的第二 电极之工程。图式简单说明: 图1系本发明中的实施例一之半导体装置的主要部 位的剖面图。 图2系显示半导体装置的平面布局之一例的图。 图3系关于在低浓度区域,显示钨的钼添加浓度对 晶界扩散系数之依存性的图。 图4系关于在高浓度区域,显示钨的钼添加浓度对 晶界扩散系数之依存性的图。 图5系本发明中的实施例二之半导体装置的主要部 位的剖面图。 图6系本发明中的实施例三之半导体装置的主要部 位的剖面图。 图7系本发明中的实施例四之半导体装置的主要部 位的剖面图。 图8系本发明中的实施例五之半导体装置的主要部 位的剖面图。 图9系本发明中的实施例六之半导体装置的主要部 位的剖面图。 图10系用以说明钼的添加方法之一例的图。 |
