| 摘要 |
<p>Es ist eine Verzögerungsschaltung mit einstellbarer Verzögerung angegeben mit einen ersten Block (1) und einem nachgestalteten zweiten Block (2), welche jeweils eine Kette von Verzögerungsliedern (11 bis 16, 21 bis 26) aufweisen. Jedem Block ist eine Schaltergruppe (4, 5) zugeordnet, mit denen ausgangsseitige Abgriffe an den Verzögerungsgliedern (11 bis 16, 21 bis 26) mittels Schaltern (S1 bis S6) auswählbar sind, um eine gewünschte Verzögerungszeit auswählen zu können. Zur gleichzeitigen Ansteuerung des am ausgangsseitigen Verzögerungsgliedes (16) des ersten Blocks (1) angeschlossenen Schalters (S6) und des am eingangsseitigen Verzögerungsglied (26) des zweiten Blocks (2) angeschlossenen Schalters (S6) sind deren Steuereingänge miteinander verbunden. Hierdurch können Störimpulse auch bei hohen Taktraten von eingangsseitig an den Verzögerungsgliedern anlegbaren Taktsignalen (A) vermieden werden. Die beschriebene Verzögerungsschaltung ist deshalb besonders zur Anwendung in Verzögerungsregelschleifen in DDR-Speicherchips geeignet.</p> |
