发明名称 PATTERN FOR CHECKING CRITICAL PROCESS OF SEMICONDUCTOR DEVICE FABRICATION
摘要 <p>반도체 소자를 제조하는 공정 중 특정 크리티컬 레이어 형성 공정 전후의 단위 공정을 모니터링하여 피드백할 수 있을 뿐만 아니라 크리티컬 공정 진행 여부를 확인할 수 있도록 하는 반도체 소자 제조 공정의 크리티컬 공정 확인 패턴을 제공하기 위하여, 반도체 소자 전극 형성 공정, 콘택 및 비아 형성 공정, 금속 배선층 형성 공정 등의 크리티컬 공정을 포함하는 반도체 소자를 제조하는 공정 중에, 상기 각 크리티컬 공정을 확인하기 위하여 상기 각 크리티컬 공정에 따른 서로 다른 공정 확인 패턴을 반도체 기판 스크라이브 레인의 일정 영역내에 평면적으로 일정한 배열을 가지며 서로 중첩되지 않도록 형성한다. 이와 같이 반도체 소자 제조 공정의 각 크리티컬 공정에 해당되는 공정 확인 패턴 들을 스크라이브 영역의 일 평면 상에 형성함으로써 선행 공정의 진행 여부 및 공정 불량, 공정 조건 등을 단시간내에 후속 공정에서 쉽게 확인하여 최적화할 수 있으며, 작업자의 실수로 인한 공정 스킵을 방지할 수 있으며 로트의 정보 자료가 공정 중 손실되어도 단시간내에 쉽게 복구할 수 있어 공정 수율을 향상시킬 수 있다.</p>
申请公布号 KR100342387(B1) 申请公布日期 2002.07.04
申请号 KR19990050039 申请日期 1999.11.11
申请人 null, null 发明人 이병철
分类号 H01L21/66 主分类号 H01L21/66
代理机构 代理人
主权项
地址