| 发明名称 | 半导体存储器及其制造方法 | ||
| 摘要 | 一种半导体存储装置及其制造方法,本发明的SRAM的存储单元包含第1和第2存取MOS晶体管(Q5、Q6)、第1和第2驱动MOS晶体管(Q1、Q2)以及第1和第2负载MOS晶体管(Q3、Q4)。在分别形成第1和第2驱动MOS晶体管(Q1、Q2)的栅以及第1和第2负载MOS晶体管(Q3、Q4)的栅的第1和第2栅(3、4)上形成绝缘层。在该绝缘层上形成用于在第1和第2栅(3、4)之间形成电容的第1和第2导电层(5、6)。而且,形成连接第1栅(3)与第2导电层(6)的第1局部布线(7)和连接第2栅(4)与第1导电层(5)的第2局部布线(8)。 | ||
| 申请公布号 | CN1356726A | 申请公布日期 | 2002.07.03 |
| 申请号 | CN01125516.1 | 申请日期 | 2001.08.10 |
| 申请人 | 三菱电机株式会社 | 发明人 | 大林茂树 |
| 分类号 | H01L27/11;H01L21/8244 | 主分类号 | H01L27/11 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 刘宗杰;梁永 |
| 主权项 | 1.一种半导体存储器，其特征在于，具备：存储单元，包含第1和第2存取MOS晶体管(Q5、Q6)、第1和第2驱动MOS晶体管(Q1、Q2)及第1和第2负载MOS晶体管(Q3、Q4)；第1栅(3)，形成上述第1驱动MOS晶体管的栅和上述第1负载MOS晶体管的栅；第1导电层(5)，在上述第1栅上经第1绝缘层被形成，用来在与上述第1栅之间形成电容；第2栅(4)，形成上述第2驱动MOS晶体管的栅和上述第2负载MOS晶体管的栅；第2导电层(6)，在上述第2栅上经第2绝缘层被形成，用来在与上述第2栅之间形成电容；第1局部布线(7)，连接上述第1栅与上述第2导电层；以及第2局部布线(8)，连接上述第2栅与上述第1导电层。 | ||
| 地址 | 日本东京都 | ||