| 摘要 |
<p>본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 하부전극으로 플래티늄(Pt)을 이용하는 스택형 BST 캐패시터에서, 플래티늄의 열악한 식각 특성으로 인하여 셀당 요구되는 캐패시턴스를 확보할 수 없는 문제점을 해결하기 위하여, 플래티늄 등을 이용하여 시드(Seed)층을 매우 얇게 형성하고, 시드층 상에 더미 패턴을 형성한 후, 전기도금(ElectroChemical Deposition)으로 플래티늄을 증착하고 더미 패턴을 제거하여 스택형 플래티늄 하부전극을 형성하므로써, BST 캐패시터의 캐패시턴스 특성을 개선할 수 있도록 한 반도체 소자의 캐패시터 제조방법이 개시된다.</p> |
