| 主权项 |
1.一种半导体记忆体装置,系包含:闸极,其系形成于一个具有一晶胞区及一周边区之基体上:一第一绝缘层,其系形成于该基体之全表面上,且该第一绝缘层盖住该闸极;第一金属接点洞及接点柱洞,其系形成于该第一绝缘层中;金属接点柱及第一金属接点部份,其系分别形成于该第一金属接点洞及该接点柱洞中;一第二绝缘层,其系形成于该第一绝缘层上,并盖住该金属接点柱;位元线接点洞,其系穿过该第一及该第二绝缘层而形成;位元线接点,其系形成于该位元线接点洞中;位元线,其系形成于该第二绝缘层上;一第三绝缘层,其系形成于该基体之全表面上,并盖住该位元线;一电容器,其系形成于该基体之该晶胞区;一第四绝缘层,其系形成于该基体之全表面上,并盖住该电容器;第二金属接点洞,其系形成于该第二至该第四绝缘层内,且该第二金属接点洞系与该金属接点柱相关;以及第二金属接点部份,其系形成于该第二金属接点洞中。2.如申请专利范围第1项之装置,其中,就面积而言,该金属接点柱之一下方部份较其一上方部份为小。3.一种制造一半导体记忆体装置之方法,系包含:在具有一晶胞区及一周边区之一基体上形成闸极;在该基体之全表面上形成一第一绝缘层,且该第一绝缘层盖住该闸极;在该第一绝缘层中形成第一金属接点洞及接点柱洞;在该第一金属接点洞及该接点柱洞中,分别形成金属接点柱及第一金属接点部份;在该第一绝缘层上形成形成一第二绝缘层,并盖住该金属接点柱;形成位元线接点洞,其穿过该第一及该第二绝缘层;在该位元线接点洞中形成位元线接点;在该第二绝缘层上形成位元线;在该基体之全表面上形成一第三绝缘层,并盖住该位元线;在该基体之该晶胞区形成一电容器;在该基体之全表面上形成一第四绝缘层并盖住该电容器;在该第二至该第四绝缘层内形成第二金属接点洞且该第二金属接点洞系与金属接点柱相关;及在该第二金属接点洞中形成第二金属接点部份。图式简单说明:图1为一剖面图,说明传统技术之具有金属接点之半导体记忆体装置;图2为图1之放大图以说明D部份;图3及图4为剖面图,说明传统技术之具有修改之金属接点结构半导体记忆体装置;图5为一剖面图,说明根据本发明较佳实施例,具有金属接点结构之半导体记忆体装置之一周边区;及图6-19为制程图,说明本发明较佳实施例之制造过程,用以制造具有金属接点结构之半导体记忆体。 |
