积体电路封装之堆叠模组结构改良

摘要

本创作系一种积体电路封装之堆叠模组结构改良，可缩短堆叠模组制程，并减少基底材料之耗用，且可大大降低整体堆叠包装厚度。其利用基底正面进行黏附积体电路晶片及封胶制程后，再在该基底背面做黏附积体电路晶片及封胶制程，且可藉由电气连接载体用之突起物来达成连接数个正面、背面皆黏附有积体电路晶片之基底堆叠成数层之堆叠模组。

主权项

1.一种积体电路封装之堆叠模组结构改良,其包括至少一层基底及数个突起物,其主要特征为:该基底的正面与背面至少有一对积体电路晶片黏附并封胶者,并各自以突起物连接依相同方式封装晶片之基底呈堆叠包装者。图式简单说明:第1图系习知堆叠模组技术实例一之剖视图。第2图系习知堆叠模组技术实例二之剖视图。第3图系本创作之实施例。第4图系习知堆叠模组技术双层堆叠之剖视图。第5图系本创作之另一实施例。