| 主权项 |
1.一种在半导体底材上制作MIM电容结构之方法,该方法至少包括下列步骤:形成第一介电层于该半导体底材上;蚀刻该第一介电层以形成第一开口于该第一介电层上,其中该第一开口用以曝露出该半导体底材上表面;形成第一阻障层于该第一开口之侧壁与所曝露的该半导体底材上表面;形成第一铜晶种层于该第一阻障层之上表面;进行化学电镀(ECP)反应以形成第一铜层于该第一铜晶种层上表面,且填充于该第一开口中;对该半导体底材进行化学机械研磨程序,以移除位于该第一介电层上表面之部份该第一铜层、该第一铜晶种层与该第一阻障层,并定义第一铜镶嵌结构于该第一开口中,以作为电容器下层电极使用;形成电容介电层于该第一介电层与该第一铜镶嵌结构的上表面;形成蚀刻停止层于该电容介电层的上表面,其中该蚀刻停止层与该电容介电层间具有约30:1的蚀刻选择比;沉积第二介电层于该蚀刻停止层上表面,其中该第二介电层与该蚀刻停止层间具有约30:1的蚀刻选择比;蚀刻该第二介电层以形成第二开口于该第二介电层上,其中该第二开口并曝露出部份该蚀刻停止层上表面;移除被该第二开口所曝露的部份该蚀刻停止层,以曝露出部份电容介电层上表面;形成第二阻障层于该第二开口之侧壁与所曝露的该电容介电层上表面;形成第二铜晶种层于该第二阻障层之上表面;进行化学电镀反应以形成第二铜层于该第二铜晶种层上表面,且填充于该第二开口中;且对该半导体底材进行化学机械研磨程序,以移除位于该第二介电层上表面之部份该第二铜层、该第二铜晶种层与该第二阻障层,并定义第二铜镶嵌结构于该开口中,以作为电容器上层电极使用。2.如申请专利范围第1项之方法,其中在形成该第一介电层于该半导体底材上前,更包括形成各式元件或材料层于该半导体底材上之步骤。3.如申请专利范围第1项之方法,其中上述第一阻障层与该第二阻障层的材料,可选择钽(Ta)、氮化钽(TaN)或其任意组合。4.如申请专利范围第1项之方法,其中在形成上述电容介电层前,更包括形成第三阻障层于该第一介电层与该第一铜镶嵌结构上表面之步骤。5.如申请专利范围第4项之方法,其中上述之第三阻障层材料,可选择氮化矽或碳化矽。6.如申请专利范围第1项之方法,其中上述电容介电层可选择高介电値的无机(inorganic)材料来构成。7.如申请专利范围第1项之方法,其中上述蚀刻停止层可选择有机(organic)的高分子聚合物(polymer)来构成。8.如申请专利范围第1项之方法,其中上述第二介电层可选择无机的氧化物材料来构成。9.一种在半导体底材上制作MIM电容结构之方法,该方法至少包括下列步骤:形成第一介电层于该半导体底材上;定义第一开口于该第一介电层上,其中该第一开口用以曝露出该半导体底材上表面;定义第一铜镶嵌结构于该第一开口中,以作为电容器下层电极使用;形成电容介电层于该第一介电层与该第一铜镶嵌结构之上表面;形成蚀刻停止层于该电容介电层的上表面,其中该蚀刻停止层是使用有机(organic)的高分子聚合物构成;沉积第二介电层于该蚀刻停止层上表面,其中该第二介电层是使用无机(inorganic)的氧化材材构成;定义第二开口于该第二介电层中,且曝露出部份该蚀刻停止层上表面,其中该蚀该停止层可保护该电容介电层,避免受到蚀刻剂的侵蚀;移除被该第二开口所曝露的部份该蚀刻停止层,以曝露出部份电容介电层上表面;进行化学电镀(ECP)反应以形成第二铜层于该第二介电层上,且填充于该第二开口中;且对该半导体底材进行化学机械研磨程序,以移除位于该第二介电层上表面之部份该第二铜层,并定义第二铜镶嵌结构于该开口中,以作为电容器上层电极使用。10.如申请专利范围第9项之方法,其中在形成该第一介电层于该半导体底材上前,更包括形成各式元件或材料层于该半导体底材上之步骤。11.如申请专利范围第9项之方法,其中在形成上述电容介电层前,更包括形成阻障层于该第一介电层与该第一铜镶嵌结构上表面之步骤。12.如申请专利范围第11项之方法,其中上述之阻障层,可选择使用氮化矽或碳化矽材料来构成。13.如申请专利范围第9项之方法,其中上述电容介电层与该蚀刻停止层间,具有约30:1的蚀刻选择比値。14.如申请专利范围第9项之方法,其中上述蚀刻停止层与该第二介电层间,具有约30:1的蚀刻选择比値。15.如申请专利范围第9项之方法,其中上述第二介电层可选择无机的氧化物材料来构成。16.如申请专利范围第9项之方法,其中上述之电容介电层约具有500至1000埃的厚度。17.如申请专利范围第9项之方法,其中上述之蚀刻停止层约具有300至500埃的厚度。图式简单说明:第一图为半导体晶片之截面图,显示根据传统技术在半导体底材上形成MIM电容结构之缺陷;第二图为半导体晶片之截面图,显示根据传统技术在半导体底材上形成MIM电容结构之缺陷;第三图为半导体晶片之截面图,显示根据本发明技术在半导体底材上形成第一铜镶嵌结构之步骤;第四图为半导体晶片之截面图,显示根据本发明技术在第一铜镶嵌结构上,依序沉积阻障层、电容介电层、与蚀刻停止层之步骤;第五图为半导体晶片之截面图,显示根据本发明技术在第二介电层上定义第二开口之步骤;第六图为半导体晶片之截面图,显示根据本发明技术沉积第二铜层于半导体底材上之步骤;及第七图为半导体晶片之截面图,显示根据本发明技术形成第二铜镶嵌结构于半导体底材上之步骤。 |
