| 摘要 |
<p>본 발명은 콘택홀의 종횡비에 따른 식각 정지 현상을 이용하여 단 한번의 사진공정으로 셀 어레이 영역 및 주변회로 영역에 동시에 비트라인 콘택홀을 형성하는 방법에 관한 것으로서, 두 단계의 식각공정으로 비트라인 콘택홀이 형성된다. 제 1 식각공정은, 산화막 절연막을 트랜지스터 캡핑 및 스페이서 질화막에 대하여 선택적으로 식각하여, 주변회로영역의 경우 트랜지스터 일측의 불순물 영역을 노출시키는 제 1 비트라인 콘택홀 및 트랜지스터의 캡핑 질화막을 노출시키는 제 2 비트라인 콘택홀을 형성하고, 셀 어레이 영역의 경우 트랜지스터 사이에 형성된 콘택 패드를 노출시키는 제 3 비트라인 콘택홀을 형성한다. 제 2 식각공정은 식각 정지 현상을 이용한 식각공정으로 단지 주변회로영역에서 제 2 비트라인 콘택홀에 의해 노출된 캡핑 질화막만이 식각되어 그 하부의 전극을 노출시켜 제 2 비트라인 콘택홀을 완성한다. 이때, 주변회로 영역의 제 1 비트라인 콘택홀 및 셀 어레이 영역의 제 3 비트라인 콘택홀은 그 종횡비가 커서 식각이 일어나지 않아(식각 정지 현상) 노출된 불순물 영역 및 패드가 식각되지 않는다.</p> |
