| 主权项 |
1.一种半导体装置,其特征包含:第一导电型的第一半导体区域;第一导电型的第二半导体区域,形成于该第一半导体区域上,杂质浓度比该第一半导体区域低;第二导电型的第三半导体区域,选择性地形成于该第二半导体区域的表面区域;第一导电型的第四半导体区域,选择性地形成于该第三半导体区域的表面区域;闸电极,在该第三半导体区域间的该第二半导体区域表面,中介闸极介电层而形成;第一电极,形成于该第四半导体区域间的该第三半导体区域表面;以及第二电极,形成于该第一半导体区域下,其中在该第二半导体区域内配设复数个空洞部。2.如申请专利范围第1项所述之半导体装置,其中该空洞部系在使该第二半导体区域成长的过程中,于形成适宜、复数个渠沟后,藉由氢回火分别使该渠沟的上部闭口而形成。3.一种半导体装置,其特征包含:第一导电型的第一半导体区域;第一导电型的第二半导体区域,形成于该第一半导体区域上,杂质浓度比该第一半导体区域低;第二导电型的第三半导体区域,选择性地形成于该第二半导体区域的表面区域;第一导电型的第四半导体区域,选择性地形成于该第三半导体区域的表面区域;闸电极,在该第三半导体区域间的该第二半导体区域表面,中介闸极介电层而形成;第一电极,形成于该第四半导体区域间的该第三半导体区域表面;以及第二电极,形成于该第一半导体区域下,其中在该第二半导体区域内配设复数个多孔矽层。4.一种半导体装置,其特征包含:第一导电型的第一半导体区域;第一导电型的第二半导体区域,形成于该第一半导体区域上,杂质浓度比该第一半导体区域低;第二导电型的第三半导体区域,选择性地形成于该第二半导体区域的表面区域;第一导电型的第四半导体区域,选择性地形成于该第三半导体区域的表面区域;闸电极,在该第三半导体区域间的该第二半导体区域表面,中介闸极介电层而形成;第一电极,形成于该第四半导体区域间的该第三半导体区域表面;以及第二电极,形成于该第一半导体区域下,其中在该第二半导体区域内配设复数个电介质层。5.如申请专利范围第4项所述之半导体装置,其中该复数个电介质层分别具有负的固定电荷。6.如申请专利范围第1.3或4项所述之半导体装置,其中该第四半导体区域其杂质浓度比该第二半导体区域高。7.如申请专利范围第1.3或4项所述之半导体装置,其中构成以该第二半导体区域为汲极、以该第三半导体区域为通道、以该第四半导体区域为源极、以该第一电极为源电极、以该第二电极为汲电极而成的功率-MOS FET。8.如申请专利范围第1.3或4项所述之半导体装置,其中该第一半导体区域为矽基板、该第二半导体区域为形成于该矽基板上的磊晶层。9.一种半导体装置的制造方法,其特征包含:第一工程,在该第一半导体区域上,形成第一导电型的第一磊晶层;第二工程,在此第一磊晶层的表面区域,形成复数个渠沟;第三工程,藉由氢回火分别使该渠沟的上部闭口而形成复数个空洞部;以及第四工程,在形成该复数个空洞部的该第一磊晶层上,形成第一导电型的第二磊晶层。10.如申请专利范围第9项所述之半导体装置的制造方法,其中藉由重复预定的次数、该第二-该第四的各工程,在该第一半导体区域上具有该复数个空洞部,形成杂质浓度比该第一半导体区域还低的第一导电型的第二半导体区域。11.如申请专利范围第10项所述之半导体装置的制造方法,其中更包含:在该第二半导体区域的表面区域选择性地形成第二导电型的第三半导体区域之工程;在该第三半导体区域的表面区域选择性地形成第一导电型的第四半导体区域之工程;在该第三半导体区域间的该第二半导体区域表面,中介闸极介电层形成闸电极之工程;在该第四半导体区域间的该第三半导体区域表面,形成第一电极之工程;以及在该第一半导体区域下形成第二电极之工程。12.如申请专利范围第11项所述之半导体装置的制造方法,其中该第四半导体区域其杂质浓度比该第二半导体区域高。13.如申请专利范围第11项所述之半导体装置的制造方法,其中构成以该第二半导体区域为汲极、以该第三半导体区域为通道、以该第四半导体区域为源极、以该第一电极为源电极、以该第二电极为汲电极而成的功率-MOS FET。图式简单说明:图1系显示与本发明的第一实施形态有关的功率-MOS FET的概略构成之剖面图。图2系显示与本发明的第二实施形态有关的功率-MOS FET的概略构成之剖面图。图3系为了说明习知技术与其问题点所示的功率-MOS FET的概略剖面图。 |
