| 主权项 |
1.一种源/汲极自行对准之分离闸极快闪记忆体之制造方法,包括以下步骤:提供一基底;在该基底中形成一位于一第一及第二主动区间之绝缘隔离层;分别在该第一及第二主动区上依序形成一第一绝缘层及第一导电层;在该第一导电层上依序形成一横跨该第一及第二主动区之第二绝缘层、第二导电层及第三绝缘层;依序蚀刻该基底上之该第三绝缘层、第二导电层、第二绝缘层、第一导电层及第一绝缘层而形成一横跨该第一与第二主动区且曝露该基底与该绝缘隔离层之凹槽;移除被曝露之该绝缘隔离层而使该凹槽底部之该基底完全曝露;在被该凹槽曝露之该基底中形成一连接该第一与第二主动区之掺杂区;在该凹槽中填入一第四绝缘层;以及沉积一第三导电层。2.如申请专利范围第1项所述之方法,其中更包括以下步骤:在该第三绝缘层上依序形成一第一及第二沉积层,在蚀刻该第一导电层与该第一绝缘层时分别以该第二及第一沉积层为蚀刻停止层。3.如申请专利范围第2项所述之方法,其中该第一沉积层系一多晶矽层而该第二沉积层系一TEOS层。4.如申请专利范围第1项所述之方法,其中更包括以下步骤:在该第一绝缘层、第一导电层、第二绝缘层、第二导电层及第三绝缘层侧边形成一间隙壁而与该第四导电层绝缘。5.如申请专利范围第1项所述之方法,其中该基底系一矽基底。6.如申请专利范围第1项所述之方法,其中该绝缘隔离层系一浅沟绝缘氧化层。7.如申请专利范围第1项所述之方法,其中该第一绝缘层系一氧化矽层。8.如申请专利范围第1项所述之方法,其中该第一导电层系一多晶矽层而做为一浮接闸极之用。9.如申请专利范围第1项所述之方法,其中该第二绝缘层系一氧-氮-氧化矽层。10.如申请专利范围第1项所述之方法,其中该第二导电层系一多晶矽层而做为一控制闸极之用。11.如申请专利范围第1项所述之方法,其中该第三绝缘层系一氮化矽层。12.如申请专利范围第1项所述之方法,其中该掺杂区系一源/汲极掺杂区。13.如申请专利范围第1项所述之方法,其中该第四绝缘层系一氧化层。14.如申请专利范围第1项所述之方法,其中该第三导电层系一多晶矽层而做为选择闸极之用。图式简单说明:第1A至第1F图显示一传统分离闸极快闪记忆体之制造方法;第2A-6A图系显示本发明一实施例中分离闸极快闪记忆体制造方法流程之上视图;第2B-6B图系显示本发明一实施例中分离闸极快闪记忆体制造方法流程之剖面图。 |
