发明名称 一种检视测试区内导电层间电性瑕疵的方法
摘要 本发明提供一种检视一半导体晶片上之一测试区(test key)内两导电层间是否发生桥梁(bridge)现象而导致电性瑕疵之方法。该半导体晶片上包含有复数个主动区或,以及复数个该测试区。本发明制作方法是先于该测试区内形成一第一导电层,再于该测试区内形成一介电层,并覆盖该第一导电层。接着于该介电层内形成一插塞洞(plug hole),通达至该第一导电层表面,并于该插塞洞内形成一导电插塞。之后于该测试区内之该导电插塞上方形成一第二导电层,以及于该测试区内距该第二导电层一预定距离之该介电层其他区域表面上形成一第三导电层,并同时于各该主动区域内形成与该第二导电层以及该第三导电层间隔相同距离之一第四导电层以及一第五导电层。最后利用一电子束(e-beam),检视该第二导电层以及该第三导电层是否发生桥梁现象。
申请公布号 TW492128 申请公布日期 2002.06.21
申请号 TW090117753 申请日期 2001.07.20
申请人 联华电子股份有限公司 发明人 黄兆辉;詹哲铠
分类号 H01L21/66 主分类号 H01L21/66
代理机构 代理人 许锺迪 台北县永和市福和路三八九号五楼
主权项 1.一种检视一半导体晶片上之一测试区(test key)内两导电层间是否发生桥梁(bridge)现象而导致电性瑕疵之方法,该半导体晶片上包含有复数个主动区域以及该测试区,该方法包含有:于该测试区内形成一第一导电层;于该测试区内形成一介电层,并覆盖该第一导电层;于该介电层内形成一插塞洞(plug hole),通达至该第一导电层表面;于该插塞洞内形成一导电插塞;于该测试区内之该导电插塞上方形成一第二导电层,以及于该测试区内距该第二导电层一预定距离之该介电层其他区域表面上形成一第三导电层,并同时于各该主动区域内形成与该第二导电层以及该第三导电层间隔相同距离之一第四导电层以及一第五导电层;以及利用一电子束(E-beam)检视该第二导电层以及该第三导电层是否发生桥梁现象。2.如申请专利范围第1项之方法,其中该半导体晶片上另包含有一矽基底(silicon substrate)。3.如申请专利范围第1项之方法,其中该测试区内之该第二导电层以及该第三导电层系用来检视各该主动区域内间隔距离相同之该第四导电层以及该第五导电层是否发生桥梁现象相互连接而导致电性瑕疵。4.如申请专利范围第1项之方法,其中该电子束系利用一电子式扫描显微镜(scanning electron microscope, SEM)产生。5.一种检视一半导体晶片上之一测试区(test key)内之导电层电性瑕疵之方法,该方法包含有:于该测试区内形成一第一导电层;于该测试区内形成一介电层,并覆盖该第一导电层;于该介电层内形成一导电插塞,通达至该第一导电层表面;于该测试区内之该导电插塞上方形成一第二导电层,以及于该测试区内距该第二导电层一预定距离之该介电层之其他区域表面上形成一第三导电层,且该第二导电层经由该导电插塞与该第一导电层电连接;以及利用一电子束(E-beam)检视该第二导电层以及该第三导电层是否发生桥梁现象相互连接;其中当该第二导电层以及该第三导电层发生桥梁现象时,该第一导电层、该第二导电层以及该第三导电层皆为相互电连接之状态,而当该第二导电层以及该第三导电层未发生桥梁现象时,仅该第一导电层以及该第二导电层为电连接之状态。6.如申请专利范围第5项之方法,其中该半导体晶片上另包含有一矽基底(silicon substrate)。7.如申请专利范围第5项之方法,其中该半导体晶片上另包含有复数个主动区域,且各该主动区域内设有与该测试区内之该第二导电层以及该第三导电层间隔相同距离之一第四导电层以及一第五导电层,该测试区内之该第二导电层以及该第三导电层系用来检视该主动区域内之该第四导电层以及该第五导电层是否发生桥梁现象相互连接而导致电性瑕疵。8.如申请专利范围第5项之方法,其中该电子束系利用一电子式扫描显微镜(scanning electron microscope, SEM)产生。9.如申请专利范围第8项之方法,其中当该第一导电层、该第二导电层以及该第三导电层皆为相互电连接之状态时,该电子式扫描显微镜所扫描该第一导电层、该第二导电层以及该第三导电层之影像反差皆为相同,而当仅该第一导电层以及该第二导电层为电连接之状态,该电子式扫描显微镜所扫描该第二导电层以及该第三导电层之影像反差不同。图式简单说明:图一至图四为本发明检视测试区内两导电层间是否发生桥梁现象而导致电性瑕疵之方法示意图。
地址 新竹科学工业园区新竹市力行二路三号