发明名称 积体电路之电性布线及其制造方法
摘要 本发明涉及一种积体积体电路之电性布线平面用之介电质填料。此积体电路之电性布线包括:一个基体(1),其上可配置各导线面及钝化面;一种导电层(2)一种导电层(2),其配置在基体(1)上且须被结构化,使其具有第一导电轨(3),第二导电轨(4)和一种介于第一导电轨(3),第二导电轨(4)之间之沟渠(5),一种第一介电质层(6),其配置在导电层(2)上且至少一部份填入沟渠(5)中,其特征为:第一介电质层(6)包含聚合物材料聚苯骈唑及/或聚正烯及/或其衍生物。第一介电质层(6)是一种聚合物材料聚苯骈唑。
申请公布号 TW492110 申请公布日期 2002.06.21
申请号 TW089126871 申请日期 2000.12.15
申请人 印芬龙科技股份有限公司 发明人 马库斯基齐荷夫;麦克罗加利;史蒂芬韦格
分类号 H01L21/312 主分类号 H01L21/312
代理机构 代理人 何金涂 台北巿大安区敦化南路二段七十七号八楼;李明宜 台北巿大安区敦化南路二段七十七号八楼
主权项 1.一种积体电路之电性布线,其包括:-一个基体(1);-一种导电层(2),其配置在基体(1)上且须被结构化,使其具有第一导电轨(3),第二导电轨(4)和一种介于第一导电轨(3),第二导电轨(4)之间之沟渠(5),-一种第一介电质层(6),其配置在导电层(2)上且至少一部份填入沟渠(5)中,其特征为:第一介电质层(6)包含聚合物材料聚苯骈唑及/或聚正烯及/或其衍生物。2.如申请专利范围第1项之积体电路之电性布线,其中在第一介电质层(6)上方配置一种氮化矽层(8)。3.如申请专利范围第2项之积体电路之电性布线,其中在介电质层(6)和氮化矽层(8)之间配置一种氧化矽层(7)。4.如申请专利范围第1,2或3项之积体电路之电性布线,其中在第一介电质层(6)上方配置一种第二介电质层(9),其材料是与第一介电质层(6)者相同。5.如申请专利范围第1,2或3项之积体电路之电性布线,其中第一介电质层(6)之材料之介电常数小于3.5。6.如申请专利范围第1项之积体电路之电性布线,其中该聚合物材料包含聚苯骈唑,聚正烯,聚醯亚胺及/或二苯骈之氟化之衍生物。7.一种积体电路之电性布线之制造方法,其包括以下各步骤:-在基体(1)上形成导电层(2),-对此导电层(2)进行结构化,使形成第一导电轨(3),第二导电轨(4)和一种介于第一导电轨(3)和第二导电轨(4)之间之沟渠(5),其特征为:由聚合物所构成之第一介电质层(6)在导电层(2)上以离心方式而分离,以便填入此沟渠(5)之至少一部份中,此聚合物包括聚苯骈唑及/或聚正烯及/或其衍生物。8.如申请专利范围第7项之方法,其中在第一介电质层(6)上方形成氮化矽层(8)。9.如申请专利范围第8项之方法,其中在介电质层(6)和氮化矽层(8)之间形成一种氧化矽层(7)。10.如申请专利范围第7,8或9项之方法,其中在第一介电质层(6)上方形成第二介电质层(9),其材料是与第一介电质层(6)者相同。图式简单说明:第1图 先前技艺之布线用之层结构。第2图 本发明之层结构。第3图 本发明之另一种层结构。
地址 德国