| 主权项 |
1.一种闸极结构,包括:一基底;一高介电常数之闸极介电层,形成于该基底表面;一闸极,形成于该闸极介电层表面;一低介电常数之闲置间隔物,形成于该闸极侧壁;及一主间隔物,形成于该闲置间隔物之侧壁。2.如申请专利范围第1项所述之闸极结构,其中该闸极介电层之介电常数大于10。3.如申请专利范围第2项所述之闸极结构,其中该闸极介电层之材质系择自下列所组成之族群:ZrO2.HfO2.Ta2O5.TiO2.以及Al2O3。4.如申请专利范围第1项所述之闸极结构,其中该闲置间隔物之介电常数小于3。5.如申请专利范围第4项所述之闸极结构,其中该闲置间隔物之材质系择自下列所组成之族群:掺氟矽玻璃(FSG)、HSQ (hydrogensilsesquioxane) MSQ (methyl silsesquioxane)、FLARE (AlliedSignal公司产制)、PAE-2 (Schumacher公司产制)、以及SILK (Dow Chemical公司产制)。6.如申请专利范围第1项所述之闸极结构,其中该闲置间隔物之介电常数等于1。7.如申请专利范围第1项所述之闸极结构,其中该闲置间隔物为空气。8.如申请专利范围第1项所述之闸极结构,其中该基底具有一源极区,一汲极区,及介于两者之间的通道区。9.如申请专利范围第1项所述之闸极结构,其中该闸极具有一堆叠结构,依序包括一第一导电层形成于该闸极介电层上,以及一第二导电层形成于该第一导电层上。10.如申请专利范围第7项所述之闸极结构,其中该第一导电层系择自掺杂复晶矽层与复晶矽锗其中之一。11.如申请专利范围第7项所述之闸极结构,其中该第二导电层系未掺杂的复晶矽。12.一种闸极结构,包括:一基底;一闸极介电层,形成于该基底表面,该闸极介电层具有第一介电常数1;一闸极,形成于该闸极介电层表面,该闸极具有第二介电常数2;一闲置间隔物,形成于该闸极侧壁,该闲置间隔物具有第三介电常数3;以及一主间隔物,形成于该闲置间隔物之侧壁,该主间隔物具有第四介电常数4,其中2>1>4>3。13.如申请专利范围第12项所述之闸极结构,其中该闸极介电层之介电常数1大于10。14.如申请专利范围第13项所述之闸极结构,其中该闸极介电层之材质系择自下列所组成之族群:ZrO2.HfO2.Ta2O5.TiO2.以及Al2O3。15.如申请专利范围第12项所述之闸极结构,其中该闲置间隔物之介电常数3小于3。16.如申请专利范围第15项所述之闸极结构,其中该闲置间隔物之材质系择自下列所组成之族群:掺氟矽玻璃(FSG)、HSQ (hydrogen silsesquioxane) MSQ (methyl silsesquioxane)、FLARE (Allied Signal公司产制)、PAE-2 (Schumacher公司产制)、以及SILK (Dow Chemical公司产制)。17.如申请专利范围第12项所述之闸极结构,其中该闲置间隔物之介电常数1等于1。18.如申请专利范围第12项所述之闸极结构,其中该基底具有一源极区,一汲极区,及介于两者之间的通道区。19.如申请专利范围第12项所述之闸极结构,其中该闸极具有一堆叠结构,依序包括一第一导电层形成于该闸极介电层上,以及一第二导电层形成于该第一导电层上。20.如申请专利范围第19项所述之闸极结构,其中该第一导电层系择自掺杂复晶矽层与复晶矽锗其中之一。21.如申请专利范围第19项所述之闸极结构,其中该第二导电层系未掺杂的复晶矽。22.如申请专利范围第12项所述之闸极结构,其中该主间隔物之介电常数介于3~10之间。23.如申请专利范围第22项所述之闸极结构,其中该主间隔物之材质系择自下列所组成之族群:氧化矽、氮化矽、以及氮氧化矽。24.一种闸极结构的制造方法,包括下列步骤:(a)在一半导体基底上形成一高介电常数之介电层;(b)于该介电层上形成一导电层;(c)定义该导电层与该高介电常数之介电层以分别形成一闸极与一闸极介电层;(d)于该闸极侧壁形成一低介电常数之闲置间隔物;及(e)于该闲置间隔物之侧壁形成一主间隔物。25.如申请专利范围第24项所述之方法,其中步骤(a)系形成介电常数大于10之介电层。26.如申请专利范围第25项所述之方法,其中该介电层之材质系择自下列所组成之族群:ZrO2.HfO2.Ta2O5.TiO2.以及Al2O3。27.如申请专利范围第24项所述之方法,其中步骤(b)包括:形成一第一导电层形成于该闸极介电层上,以及形成一第二导电层形成于该第一导电层上。28.如申请专利范围第27项所述之方法,其中该第一导电层系择自掺杂复晶矽层与复晶矽锗其中之一。29.如申请专利范围第27项所述之方法,其中该第二导电层系未掺杂的复晶矽。30.如申请专利范围第24项所述之方法,其中步骤(c)与步骤(d)之间更包括:以该闸极为罩幕,对该半导体基底进行淡掺杂制程。31.如申请专利范围第24项所述之方法,其中步骤(d)系形成介电常数小于3之闲置间隔物。32.如申请专利范围第31项所述之方法,其中该闲置间隔物之材质系择自下列所组成之族群:掺氟矽玻璃(FSG)、HSQ(hydrogen silsesquioxane) MSQ (methyl silsesquioxane)、FLARE (Allied Signal公司产制)、PAE-2 (Schumacher公司产制)、以及SILK (Dow Chemical公司产制)。33.如申请专利范围第24项所述之方法,其中步骤(e)之后,更包括:以该闸极与该主间隔物为罩幕,对该半导体基底进行浓掺杂制程。34.一种闸极结构的制造方法,包括下列步骤:(a)在一半导体基底上形成一高介电常数之介电层;(b)于该介电层上形成一导电层;(c)定义该导电层与该高介电常数之介电层以分别形成一闸极与一闸极介电层;(d)于该闸极侧壁形成一闲置间隔物;(e)于该闲置间隔物之侧壁形成一主间隔物;以及(f)选择性地去除该闲置间隔物,以在该闸极与该主间隔物之间形成一间隙。35.如申请专利范围第34项所述之方法,其中该闲置间隔物的材质对该主间隔物的材质具有高蚀刻选择性。36.一种闸极结构的制造方法,包括下列步骤:(a)在一半导体基底上形成一介电层,该闸极介电层具有第一介电常数1;(b)于该介电层上形成一导电层,该导电层具有第二介电常数2;(c)定义该导电层与该介电层以分别形成一闸极与一闸极介电层;(d)于该闸极侧壁形成一闲置间隔物,该闲置间隔物具有第三介电常数3;以及(e)于该闲置间隔物之侧壁形成一主间隔物,该主间隔物具有第四介电常数4,其中2>1>4>3。37.如申请专利范围第36项所述之方法,其中步骤(a)系形成介电常数大于10之介电层。38.如申请专利范围第36项所述之方法,其中该介电层之材质系择自下列所组成之族群:ZrO2.HfO2.Ta2O5.TiO2.以及Al2O3。39.如申请专利范围第36项所述之方法,其中步骤(b)包括:形成一第一导电层形成于该闸极介电层上,以及形成一第二导电层形成于该第一导电层上。40.如申请专利范围第39项所述之方法,其中该第一导电层系择自掺杂复晶矽层与复晶矽锗其中之一。41.如申请专利范围第39项所述之方法,其中该第二导电层系未掺杂的复晶矽。42.如申请专利范围第36项所述之方法,其中步骤(c)与步骤(d)之间更包括:以该闸极为罩幕,对该半导体基底进行淡掺杂制程。43.如申请专利范围第36项所述之方法,其中步骤(d)系形成介电常数小于3之闲置间隔物。44.如申请专利范围第43项所述之方法,其中该闲置间隔物之材质系择自下列所组成之族群:掺氟矽玻璃(FSG)、HSQ (hydrogen silsesquioxane)MSQ (methyl silsesquioxane)、FLARE (Allied Signal公司产制)、PAE-2 (Schumacher公司产制)、以及SILK (Dow Chemical公司产制)。45.如申请专利范围第36项所述之方法,其中步骤(e)系形成介电常数介于3~10之间的主间隔物。46.如申请专利范围第45项所述之方法,其中该主间隔物之材质系择自下列所组成之族群:氧化矽、氮化矽、以及氮氧化矽。47.如申请专利范围第36项所述之方法,其中步骤(e)之后,更包括:以该闸极与该主间隔物为罩幕,对该半导体基底进行浓掺杂制程。图式简单说明:第1图系显示本发明一较佳实施例之闸极结构剖面图。第2-11图为一系列剖面图,用以说明本发明一较佳实施例制作闸极结构的流程。 |
