发明名称 Internal test circuit for non-volatile memory
摘要 <p>본 발명은 EPROM 또는 플래쉬 메모리와 같은 불휘발성 메모리 셀을 시험 할 때 칩(Chip)내부에 간단한 하드웨어 구성의 시험장치를 구비함으로써, 칩과 시험장비 간에 어드레스 및 데이터를 전송하는 시간을 대폭적으로 단축시켜 시험에 요하는 비용을 절감 할 수 있는 불휘발성 메모리의 내부 시험 장치에 관한 것이다. 이를 위한 본 발명은 칩 내부의 소정 발진 클럭을 생성하는 발진부와,테스트 해야 할 메모리 셀 들, 워드라인 디코더, 비트라인 디코더 및 센스 앰프를 포함하여 소정데이터를 저장하는 EPROM 또는 플래쉬 메모리와, 테스트 순서, 리드/라이트 패턴 데이터 및 테스트 결과를 임시적으로 저장하는 RAM과, EPROM 또는 플래쉬 메모리 및 RAM에 각각 리드/라이트에 필요한 어드레스를 발생하는 어드레스 발생부와, 리드 및 라이트한 패턴 데이터를 비교하여 에러 카운팅을 행하는 비교 및 에러 카운터부와, 라이트 시간을 설정하는 타이머와, 현재 명령어 및 상태 등을 저장하는 레지스터와, 각 회로부에 전송되는 콘트롤 신호를 생성하여 총괄적으로 내부/외부 리드 및 라이트 테스트동작을 제어하는 테스트 콘트롤부를 포함하여 구성 되어, EPROM 또는 플래쉬 메모리와 같은 불휘발성 메모리 셀을 시험 할 때 칩(Chip)내부에 간단한 하드웨어 구성의 시험장치를 구비함으로써, 칩과 시험장비 간에 어드레스 및 데이터를 전송하는 시간을 대폭적으로 단축시켜 시험에 요하는 시간과 비용을 최대한 절감 할 수 가 있다.</p>
申请公布号 KR100340909(B1) 申请公布日期 2002.06.20
申请号 KR19990049840 申请日期 1999.11.11
申请人 null, null 发明人 장영배
分类号 G11C29/00 主分类号 G11C29/00
代理机构 代理人
主权项
地址
您可能感兴趣的专利