| 摘要 |
Die vorliegende Erfindung wendet eine genetische algorithmische Erzeugung von Testfällen auf die Simulation von VLSI-Logikschaltungsblocks (VLSI-Logikschaltung 101) an. Die vorliegende Erfindung erzeugt eine Anzahl von Originaltestfällen. Diese Anhäufung von Lösungen wird einem Schaltungssimulator zugeführt. Die Ergebnisse des Simulators werden in einer Matrix oder Tabelle aufrechterhalten. Die Ergebnisse geben genau die Anzahl von Malen an, an denen diese bestimmten Logikzustände oder -ereignisse (Ereignis 1, Ereignis 2, Ereignis 3, Ereignis N), die dem VLSI-Block zugeordnet sind, durch bestimmte Testfälle simuliert wurden. Die Anhäufung von Lösungen und die Simulationsergebnisse werden daraufhin durch den genetischen Algorithmus analysiert. Vorzugsweise identifiziert der genetische Algorithmus Zustände, die der Schaltungssimulation zugeordnet sind und nicht durch die Originaltestfälle erzeugt wurden. Der genetische Algorithmus kombiniert daraufhin Charakteristika diverser Testfälle, um neue Testfälle zu erzeugen. Die neuen Testfälle werden dem Schaltungssimulator zugeführt, wodurch ein höherer Vertrauensgrad geschaffen wird, daß der gesamte VLSI-Chipentwurf simuliert wurde.
|
