发明名称 | 半导体存储装置及其制造方法 | ||
摘要 | 一位存储器单元MC由具有与其它部分电隔离的浮动体区的MOS晶体管构成,MOS晶体管的栅电极13连接字线WL、漏扩散层14连接位线BL、源扩散层15连接固定电位线SL,将MOS晶体管的体区12内注入由碰撞电离而产生的多数载流子并保持的第1阈值状态和随漏侧pn结的正向偏压而放出MOS晶体管的体区12的多数载流子的第2阈值状态作为二进制数据进行存储。因此,将简单的晶体管构造作为存储单元,可以提供信号线少,能够动态存储二进制数据的半导体存储装置。 | ||
申请公布号 | CN1354523A | 申请公布日期 | 2002.06.19 |
申请号 | CN01145060.6 | 申请日期 | 2001.08.17 |
申请人 | 株式会社东芝 | 发明人 | 大泽隆 |
分类号 | H01L27/108;H01L27/12;H01L21/82 | 主分类号 | H01L27/108 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
主权项 | 1、一种半导体存储装置包括:具有构成存储单元的晶体管,该晶体管配备半导体层,该半导体层是第1导电类型,与其它存储单元电隔离,并成为浮动状态;漏扩散层,该漏扩散层是第2导电类型,形成于上述第1导电类型的半导体层上,并与位线连接;源扩散层,该源扩散层是第2导电类型,与上述漏扩散层隔离形成于上述第1导电类型的半导体层上,并与源线连接;以及栅电极,该栅电极位于上述漏扩散层与上述源扩散层之间的上述半导体层上,介以栅绝缘膜形成,并与字线连接;其特征是上述晶体管具有保持上述半导体层中过剩多数载流子的第1阈值电压的第1数据状态,和放出上述半导体层的过剩多数载流子的第2阈值电压的第2数据状态。 | ||
地址 | 日本东京都 |