| 发明名称 | 具有减小电阻的化合物半导体器件 | ||
| 摘要 | 一种制作半导体器件的方法包括用MOVPE工艺沉积具有第一导电类型的第一化合物半导体层(14，25)的步骤、采用由于气体掺杂剂的分解实施的平面掺杂工艺使第一化合物半导体层(15，16)的表面掺杂成同样的第一导电类型，这样在平面掺杂工艺期间不出现第一化合物半导体层的明显生长以及在第一化合物半导体晶层的掺杂表面上用MOVPE工艺沉积第一导电类型的第二化合物半导体层(16，27)。 | ||
| 申请公布号 | CN1086514C | 申请公布日期 | 2002.06.19 |
| 申请号 | CN96105106.X | 申请日期 | 1996.04.18 |
| 申请人 | 富士通株式会社 | 发明人 | 今西健治 |
| 分类号 | H01L29/12;H01L29/72;H01L29/80;H01L21/331;H01L21/22;H01L21/24 | 主分类号 | H01L29/12 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 杜日新 |
| 主权项 | 1.一种半导体器件，包括：第一化合物半导体层(14，25)包含第一V族元素；第二化合物半导体层(16，27)含有第二不同的V族元素，上述第二化合物半导体层设在上述的第一化合物半导体层之上；异质结界面(15，26)形成在上述的第一和第二化合物半导体层间的界面上；其特征在于，所述的异质结界面(15，26)含有掺杂剂，其面密度使得在上述的异质结界面上载流子的损耗被基本补偿。 | ||
| 地址 | 日本神奈川 | ||