| 摘要 |
<p>Die Erfindung betrifft ein Verfahren zur Herstellung von schnellen vertikalen npn-Bipolartransistoren und komplementären MOS-Transistoren auf einem Chip. Zur Herstellung der schnellen vertikalen npn-Bipolartransistoren und komplementären MOS-Transistoren auf einem Chip werden sämtliche technologischen Verfahrensschritte zur Herstellung der Vertikalstruktur von Kollektor, Basis und Emitter im aktiven Gebiet der npn-Bipolartransistoren sowie zur lateralen Strukturierung der Kollektor-, Basis- und Emittergebiete vor der Herstellung der Wannen und der Gate-Isolatiorschicht für die MOS-Transistoren ausgeführt.</p> |
