| 主权项 |
1.一种用以在位元序列式类比数位转换器上同时执行类比数位转换与因数X的乘法运算之方法,其中该转换器具有一比较器输入,并且存在有定义为不产生乘法运算之1-RAMP讯号,该方法包含下列步骤:a)产生一M-RAMP讯号,其中该M-RAMP讯号电压水准系以1/X系数而高于1-RAMP讯号电压水准;b)将该M-RAMP讯号施用于比较器输入。2.如申请专利范围第1项所述之方法,其中0<X<1。3.一种用以在位元序列式类比数位转换器上同时执行类比数位转换与因数X的乘法运算之方法,其中该转换器具有一比较器输入,并且存在有定义为不产生乘法运算之1-RAMP讯号,其中该1-RAMP讯号包括有固定大小的电压步阶V,并且1-RAMP具有平均斜坡T,该方法包含下列步骤:a)产生一M-RAMP讯号,包含有大小为VN/K以及V(N+1)/K的电压步阶,其中该N为整数,并且K亦为整数,使得M-RANP具有约为T/X的平均斜坡;b)将该M-RAMP讯号施用于比较器输入。4.如申请专利范围第3项所述之方法,其中选定该N値,使得N<(K/X)<N+1。5.如申请专利范围第3项所述之方法,其中该M-RAMP的平均斜坡在该因数1/2n范围之内为T/X,其中该n为所欲用以类比数位转换之解析度位元数。6.如申请专利范围第3项所述之方法,其中该M-RAMP的平均斜坡在该因数1/2n-1范围之内为T/X,其中该n为所欲用以类比数位转换之解析度位元数。7.一种用以在位元序列式类比数位转换器上同时执行类比数位转换与因数X的乘法运算之方法,其中该转换器具有一用于资料输入之锁闩,其中存在一具有频率Fo并且无法提供乘法运算的1-BITX讯号,该方法包括下列步骤:a)产生一M-RAMP讯号,包含有频率KFo/N与频率Fo/(N+1)替换性片段,其中该N为整数,并且K为整数,该替换性片段具有经选定之时段,而可使得该M-BITX的平均频率近似于XFo;b)将该M-RAMP讯号施用于资料输入。8.如申请专利范围第7项所述之方法,其中该M-BITX的平均频率在该因数1/2n范围之内为XFo,其中该n为所欲用以类比数位转换之解析度位元数。9.如申请专利范围第7项所述之方法,其中该M-BITX的平均频率在该因数1/2n-1范围之内为XFo,其中该n为所欲用以类比数位转换之解析度位元数。10.一种用以在位元序列式类比数位转换器上产生M-RAMP讯号以同时执行类比数位转换与因数X的乘法运算之方法,其中存在一具有频率Fo并且无法提供乘法运算的l-BITX讯号,该方法包括下列步骤:a)依照下列关系式选定N、A与B:N+A/B≒ K/X;其中N为整数,K为整数亦为格线密度因数;b)以2KFo速率执行下列(i)至(iiii)的步骤:i)将A加入一第一执行总数,其中该第一执行总数之最高値为B;ii)产生如下之数位数値:a)如果在执行步骤(i)时该第一执行总数并未超过B値,该値为N;b)如果在执行步骤(i)时该第一执行总数超过B値,该値为N+1;iii)将在步联(ii)处产生之数位数値加入至第二执行总数;iiii)将第二执行总数转换成类比数値;其中所产生之该类比序列即为M-BITX讯号,当用于位元序列式类比数位转换器时可提供X的乘法运算。11.一种用以在位元序列式类比数位转换器上产生M-BITX讯号以同时执行类比数位转换与因数X的乘法运算之方法,其中存在一具有频率Fo并且无法提供乘法运算的1-BITX讯号,该方法包括下列步骤:a)依照下列关系式选定N、A与B:N+A/B≒K/X;其中N为整数,k为整数亦为格线密度因数;b)将A加入一执行总数,其中该执行总数之最高値为B;c)产生一方波讯号,具有:i)如果在执行步骤(b)时该执行总数并未超过B値,该频率为KFo/N;ii)如果在执行步骤(b)时该执行总数超过B値,该频率为KFo/(N+1);其中,每次当步骤(c)所产生之方波讯号出现移转时,即执行该步骤(b);而该方波讯号即为M-BITX讯号,当应用于位元序列式类比数位转换器时,可提供X的乘法运算。12.一种用以在位元序列式类比数位转换器上产生M-RAMP讯号线同时执行类比数位转换与因数X的乘法运算之装置,其中存在一具有频率Fo并且无法提供乘法运算的1-BITX,讯号,该装置至少包括:a)一以频率KFo而将递增量A加入至第一执行总数之第一累加器,其中该递增量A与容量B系按下列关系式所选定:N+A/B≒ K/X,其中该N为整数,K为整数亦为格线密度因数;b)一连通至该第一累加器之数値选择器,让该数値选择器输出:i)如果在将A加入至执行总数后,该第一执行总数并未超过容量B値,该数位数値为N;ii)如果在将A加入至执行总数后,该第一执行总数超过容量B値,该数位数値为N+1;c)一以频率KFo而将由步骤(b)所产生之数位数値加入至第二执行总数的第二累加器;d)一数位类比转换器,用以接收第二执行总数并且将其转换为一类比数値,其中该类比数値正比于1/K。13.一种用以在位元序列式类比数位转换器上产生M-BITX讯号以同时执行类比数位转换与因数X的乘法运算之装置,其中存在一具有频率Fo并且无法提供乘法运算的1-BITX讯号,该装置至少包括:a)一将递增量A加入至执行总数之累加器,其中该递增量A与容量B系按下列关系式所选定:N+A/B≒ K/X,其中该N为整数,K为整数亦为格线密度因数;b)一连通至该累加器之方波频率产生器,使得该频率产生器可产生:i)如果在将A加入至执行总数后,该执行总数并未超过容量B値,频率为KFo/N;ii)如果在将A加入至执行总数后,该执行总数超过容量B値,频率为KFo/(N+1);其中Fo为无法提供乘法运算的1-BITX讯号,c)一用以每次当频率产生器输出的移转边缘出现时,即引发该累加器将递增量A加入至该执行总数的设备。14.一种用以同时执行类比数位转换以及在相关于该位元序列式类比数位转换器的影像处理感测器阵列上进行二维可分隔转换的方法,其中该感测器系以横行纵列方式安置,该方法包括下列步骤:a)将可提供不同横行系数乘法运算之不同的M-BITX讯号传给不同的横行,使得由该感测器任何一横行而来数位数値,可乘上一相同的横行系数;b)将可提供不同纵列系数乘法运算之不同的M-RAMP讯号传给不同的纵列,使得由该感测器任何一纵列而来数位数値,可乘上一相同的纵列系数;由阵列中各感测器而来的数位数値会被乘上两个由阵列中感测器的位置所决定之系数。15.一种用以同时执行类比数位转换以及在具有单一斜坡ADC类比数位转换器的影像处理感测器阵列上进行二维可分隔转换的方法,其中该感测器系以横行纵列方式安置,该方法包括下列步骤:a)将可提供不同横行系数乘法运算之不同的M-SS-RAMP讯号传给不同的横行,使得由该感测器任何一横行而来数位数値,可乘上一相同的横行系数;b)将可提供不同纵列系数乘法运算之不同的M-SS-FREQ讯号传给不同的纵列,使得由该感测器任何一纵列而来数位数値,可乘上一相同的纵列系数;由阵列中各光侦测器而来的数位数値会被乘上两个由阵列中光侦测器的位置所决定之系数。16.一种用以对多个由以横行纵列方式安置的感测器而来之类比讯号进行数位化与执行二维可分隔式转换之设备,包括:a)多个用以对该类比讯号同时执行类比数位转换以及乘法运算的位元序列式类比数位转换器;b)一用以产生多个M-RAMP讯号之装置,其中该M-RAMP讯号可提供不同纵列系数之乘法运算;c)一用以产生多个M-BITX讯号之装置,其中该M-BITX讯号可提供不同横行系数之乘法运算;d)一用以将M-RAMP讯号提供给位元序列式类比数位转换器之装置,以便让自不同纵列表来的类比讯号,会在类比数位转换过程中被乘上不同的纵列系数,并且让以便让自任何单一纵列而来的类比讯号,会在类比数位转换过程中被乘上相同的纵列系数;e)一用以将M-BITX讯号提供给位元序列式类比数位转换器之装置,以便让自不同横行而来的类比讯号,会在类比数位转换过程中被乘上不同的横行系数,并且让以便让自任何单一横行而来的类比讯号,会在类比数位转换过程中被乘上相同的横行系数;其中该设备将各个类比讯号乘上一纵列系数与一横行系数。17.一种用以对多个由以横行纵列方式安置的感测器而来之类比讯号进行数位化与执行二维可分隔式转换之设备,包括:a)多个用以对该类比讯号同时执行类比数位转换以及乘法运算的单一斜坡类比数位转换器;b)一用以产生多个M-SS-RAMP讯号之装置,其中该M-SS-RAMP讯号可提供不同纵列系数之乘法运算;c)一用以产生多个M-SS-BITX讯号之装置,其中该M-SS-BITX讯号可提供不同横行系数之乘法运算;d)一用以将M-SS-RAMP讯号提供给该类比数位转换器之装置,以便让自不同纵列而来的类比讯号,会在类比数位转换过程中被乘上不同的纵列系数,并且让以便让自任何单一纵列而来的类比讯号,会在类比数位转换过程中被乘上相同的纵列系数;e)一用以将M-SS-BITX讯号提供给该类比数位转换器之装置,以便让自不同横行而来的类比讯号,会在类比数位转换过程中被乘上不同的横行系数,并且让以便让自任何单一横行而来的类比讯号,会在类比数位转换过程中被乘上相同的横行系数;其中该设备将各个类比讯号乘上一纵列系数与一横行系数。18.一种用以对多个由以横行纵列方式安置的感测器而来之类比讯号进行数位化与执行二维可分隔式转换之设备,包括:a)多个用以对该类比讯号同时执行类比数位转换以及乘法运算的乘法类比数位转换器;b)一用以产生多个纵列控制讯号之装置,其中该纵列控制讯号可提供不同纵列系数之乘法运算;c)一用以产生多个横行控制讯号之装置,其中该横行控制讯号可提供不同横行系数之乘法运算;d)一用以将纵列控制讯号提供给该类比数位转换器之装置,以便让自不同纵列而来的类比讯号,会在类比数位转换过程中被乘上不同的纵列系数,并且让以便让自任何单一纵列而来的类比讯号,会在类比数位转换的过程中被乘上相同的纵列系数;e)一用以将横行控制讯号提供给该类比数位转换器之装置,以便让自不同横行而来的类比讯号,会在类比数位转换过程中被乘上不同的横行系数,并且让以便让自任何单一横行而来的类比讯号,会在类比数位转换的过程中被乘上相同的横行系数;其中该设备将各个类比讯号乘上一纵列系数与一横行系数。19.如申请专利范围第18项所述之设备,其中该感测器为光侦测器。20.一种用以对多个由以横行纵列方式安置的感测器而来之类比讯号进行数位化与执行二维可分隔式转换之设备,包括:a)多个用以对该类比讯号同时执行类比数位转换以及乘法运算的乘法类比数位转换器,其中该类比数位转换器系连接至该感测器,以便:i)自不同纵列而来的类比讯号,会在类比数位转换过程中被乘上不同的纵列系数;ii)自任何单一纵列而来的类比讯号,会在类比数位转换过程中被乘上相同的纵列系数;iii)自不同横行而来的类比讯号,会在类比数位转换过程中被乘上不同的横行系数;iiii)自任何单一横行而来的类比讯号,会在类比数位转换过程中被乘上相同的横行系数;行系数。图式简单说明:第1图(先前技艺)显示一8X8像素影像感测器。第2图(先前技艺)显示一用于MCBS ADC之硬体。第3图(先前技艺)显示该MCBS如何运作。第4图(先前技艺)为一用于以如第3图方波方式而运作之MCBS的量化表。第5图(先前技艺)显示一多重频道MCBS ADC。第6图显示一个可提供因数为1(即为无乘法运算结果)的乘法运算之RAMP与BITX讯号。第7图显示一可提供乘法运算之M-RAMP讯号范例。第8图显示一不会提供乘法运算之M-BITX讯号范例。第9及10图说明该M-BITX之「快拍格线」特性。第11图显示使用该如第10图方式所建构之M-BITX讯号的结果。第12图显示一可用于产生具有「快拍格线」特性,以及其平均频率为FoX的M-BITX讯号之回路。第13图显示一包含有替换性之不同频率片段的M-BITX讯号范例。第14图显示当格线密度因数等于2时,所产生之RAMP与M-BITX讯号。第15图说明当格线密度因数K大于1时,该「快拍格线」特性是如何运作。第16图显示一当给定相乘因数为X而格线密度因数等于K时,用以产生M-BITX讯号之回路。第17图显示一M-RAMP讯号,并且显示可由一3位元D/A转换器所获之电压200。第18图说明该「快拍格线」概念是如何应用于由DAC所产生之M-RAMP讯号上。第19图说明具有「快拍格线」特性之M-RAMP讯号的运作方式。第20A与20B图显示具有「快拍格线」特性之M-BITX与M-RAMP讯号的运作方式。第21图显示一用以产生具有「快拍格线」特性之M-RAMP讯号的回路。第22图显示一符合本发明之(具有3X3像素阵列)影像感测器。该阵列使用本发明方法以进行资料压缩。第23图显示一符合本发明之影像像素阵列。该阵列以一8X8像素区块而来处理资料。第24图显示本发明之一具体实施例,其中该切换矩阵系用以将M_RAMP以及M-BITX讯号导引至该阵列上适当的横行与纵列处。第25图显示一用以处理在3X4像素区块上之资料的12X12影像像素阵列。第26A-26B图说明单一斜坡ADC晶片之作业方式。第27图说明一种本发明的方法,其中该乘法运算系以改变使用于该ADC内之SS-RAMP讯号斜坡(电压/时间)的方式,而执行于该单一斜坡ADC晶片之上。第28图说明一种本发明的方法,其中该乘法运算系以改变使用于该ADC内SS-FREQ讯号斜坡之频率的方式,而执行于该单一斜坡ADC晶片之上。第29图显示一可使用单一斜坡ADC晶片,以同时进行A/D转换与资料压缩之影像像素阵列。 |
