| 主权项 |
1.一种通用异步收发器(UART),其包含:一先进先出(FIFO)缓冲器;一电路,其系用以检测一由该FIFO缓冲器传送之最后字;一传送器清空电路,其系用以于一由该FIFO缓冲器传送之最后字被检测时,在一传送器清空控制线上产生一传送器清空信号;一延迟电路,其系用以将该传送器清空信号之产生延迟一可规划延迟时间;及一可规划暂存器,其系用以设定该可规划延迟时间。2.如申请专利范围第1项所述之UART,其中该传送器清空信号为一由该最后字之停止位元所触发之内部信号。3.如申请专利范围第1项所述之UART,其中该可规划暂存器包含一仅可由一使用者读取之暂存器之仅供写入部份之影子暂存器。4.如申请专利范围第3项所述之UART,其中该仅供写入部份包含一数据机状态暂存器之前4位元。5.如申请专利范围第1项所述之UART,其中该可规划暂存器为一4位元暂存器。6.如申请专利范围第1项所述之UART,其更包含:数个通道,每一通道具有该FIFO缓冲器、用以检测一最后字之该电路、及该传送器清空电路;且该延迟电路与该可规划暂存器系与一单一电路与暂存器连接,以控制供该等通道中每一通道用之传送器清空信号之延迟。7.一种通用异步收发器(UART),其包含:一先进先出(FIFO)缓冲器;一电路,其系用以检测一出该FIFO缓冲器传送之最后字;一传送器清空电路,其系用以于一由该FIFO缓冲器传送之最后字被检测到时,在一传送器清空控制线上产生一传送器清空信号,其中该传送器清室信号为一由该最后字之停止位元所触发之内部信号;一延迟电路,其系用以将该传送器清空信号之产生延迟一可规划延迟时间;一可规划暂存器,其系用以设定该可规划延迟时间,其中该可规划暂存器包含一影子暂存器,该影子暂存器为一仅能由一使用者读取之暂存器之仅供写入部份;数个通道,每一通道具有该FIFO缓冲器、用以检测一最后字之该电路、及该传送器清空电路;及该延迟电路与该可规划暂存器系与一单一电路与暂存器连接,以控制供该等通道中之每一通道用之传送器清空信号之延迟。8.如申请专利范围第3项所述之UART,其中该仅供写入部份包含一数据机状态暂存器之前4位元。9.如申请专利范围第1项所述之UART,其中该可规划暂存器为一4位元暂存器。10.如申请专利范围第7项所述之UART,其更包含该等通道中之至少8个。图式简单说明:第1图为包含本发明之UART方块图。第2图为连接至第1图之UART之一通道的延迟电路方块图。第3图系用以说明本发明之一实施例之延迟时序的时序图。第4图系本发明之一实施例之作为影子暂存器用之可规划延迟暂存器之方块图。 |
