| 主权项 |
1.一种用于分离一输入信号之频率内容的装置,该 装置至少包含: (i)复数频率分割阶段,各阶段包括一或多上行转换 器与下行转换器组对,各上行转换器与下行转换器 组对系用以接收表示某一输入频宽的复杂性输入 信号,以及输出表示该输入频宽的高部之第一复杂 输出信号,和表示该输入频宽的低部之第二复杂输 出信号,该第一部份与该第二部份系相互邻接并共 同表示该输入频宽部分。2.如申请专利范围第1项 所述之装置,其中上述之复杂性输入信号展开于-F 到+F的频率范围内。3.如申请专利范围第2项所述 之装置,其中上述之第一复杂性输出信号以及第二 复杂性输出信号系展开于-F/2到+F/2的频率范围内 。4.如申请专利范围第1项所述之装置,其中上述之 各频率分割阶段间,该第一复杂性输出信号以及第 二复杂性输出信号系经合并而构成一交错复杂性 输出信号,以进行后续处理。5.如申请专利范围第1 项所述之装置,其中上述之第一复杂性输出信号以 及第二复杂性输出信号,各者包含一数位样本数値 串流。6.如申请专利范围第4项所述之装置,其中上 述之第一复杂性输出信号以及第二复杂性输出信 号,各者在合并之前会先被予以减除俾降低取样速 率,以构成该交错复杂性信号。7.如申请专利范围 第6项所述之装置,其中上述之第一复杂性输出信 号以及第二复杂性输出信号,各者具有复杂性输出 信号取样速率,而该交错复杂性信号具有大致等于 该复杂性输出信号取样速率的交错信号取样速率 。8.如申请专利范围第1项所述之装置,其中上述之 一或多上行转换器与下行转换器包含一有限脉冲 响应滤波器。9.如申请专利范围第1项所述之装置, 其中上述之一或多上行转换器与下行转换器包含 一可产生时间变异系数信号且可乘诸于样本信号 上的局部振荡器。10.如申请专利范围第9项所述之 装置,其中上述之系数信号具有一预定之数値集组 。11.如申请专利范围第10项所述之装置,其中上述 之预定数値集组包含-1.-√2/2.0.+√2/2及+1。12.如申 请专利范围第10项所述之装置,其中上述之预定数 値集组包含-1.0及+1。13.如申请专利范围第12项所 述之装置,其中由该系数所进行之乘法,是由选取 出欲加合并之信号的样本信号乘法器所执行。14. 如申请专利范围第1项所述之装置,其中由该上行 转换器与下行转换器组对,是构成为具有共享诸元 之合并转换单元。15.如申请专利范围第14项所述 之装置,其中上述之合并转换单元包括一多相位滤 波器。16.一种用于分离一输入信号之频率内容的 方法,该方法至少包含下列步骤: (i)利用复数频率分割阶段来频率分割一复杂性输 入信号,各阶段包含一或多上行转换器与下行转换 器组对,各上行转换器与下行转换器组对系用以接 收表示一输入频宽的复杂性输入信号,以及输出表 示该输入频宽的高部之第一复杂输出信号,和表示 该输入频宽的低部之第二复杂输出信号,该第一部 份与该第二部份系相互邻接并共同表示该输入频 宽部分。图式简单说明: 第1图为树状系统方块图; 第2图说明频率频带分割作业; 第3与4图说明复杂性下行转换器及复杂性上行转 换器; 第5图为交错系统方块图; 第6图显示交错器的细部说明; 第7与8图基本复杂性下行转换器及基本复杂性上 行转换器之架构; 第9与10图显示第7与8图的修饰结果; 第11图说明经合并之复杂性上行转换器及复杂性 下行转换器架构; 第12与13图说明基本交错复杂性下行转换器及复杂 性上行转换器之架构; 第14与15图说明经简化且可分别地产生I与Q频道之 交错复杂性下行转换器; 第16与17图说明经简化之交错复杂性下行转换器与 交错复杂性上行转换器,可产生合并I与Q频道; 第18图说明基本交错复杂性下行转换器架构; 第19图说明经简化且可产生合并I与Q频道之交错复 杂性下行转换器;以及 第20图说明利用多相位滤波器之合并交错复杂性 下行转换器与上行转换器之架构。 |
