| 摘要 |
<p>Die Erfindung betrifft eine Halbleiterschaltungsanordnung, insbesondere eine Flash-EEPROM-Speicheranordnung mit Selective-NOR (SNOR)-Architektur, sowie ein dazugehöriges Herstellungsverfahren, bei der eine Vielzahl von Wortleitungen (WL1 bis WL3) und eine Vielzahl von Bitleitungen (BL1, BL2) zum zeilenweisen und spaltenweisen Ansteuern von matrixförmig angeordneten Schaltelementen (T) auf einem Halbleitersubstrat (1) angeordnet sind. Eine Vielzahl von elektrisch leitenden Anschlussstreifen (9) zum Anschließen von Source- und Draingebieten im aktiven Bereich (AA) an die jeweiligen Bitleitungen (BL1, BL2) sind hierbei derart zwischen den Wortleitungen (WL1, WL2) ausgebildet, dass sie die Source- und Draingebiete an der Oberfläche des Halbleitersubstrats (1) im aktiven Bereich (AA) unmittelbar berühren, wodurch jedes Schaltelement einzeln ausgewählt werden kann. Auf diese Weise erhält man bei einfachsten lithografischen Verhältnissen eine besonders kompakte Zellfläche.</p> |
