半导体元件及其制造方法

摘要

本发明公开了向形成第2P沟的衬底施加负电压时，第1P沟与第2P沟间的阈值电压差最小化的同时，也能使工序最简化的半导体装置及其制造方法。该半导体装置包括：元件分离用绝缘膜；半导体衬底；N型埋入层；P型第1沟区域；P型第2沟区域；N型第1沟区域；N型第2沟区域；分别在第2沟表面附近及第1沟表面附近设置P型第1及第2掺杂区域，第1掺杂区域的浓度比第2掺杂区域的浓度低。#!

主权项

1.一种半导体元件，其特征在于，包括：掺杂第1型杂质的半导体衬底；在上述半导体衬底的单位元件中用于定义第1、第2及第3有源区的元件分离用绝缘膜；从部分包含上述第1有源区及其两侧的元件分离绝缘膜区域表面到所定深度形成的第2杂质型的埋入层；在上述第1有源区邻接的第2有源区下部形成的第1杂质型的第1阱区；从部分包含上述第1有源区及其两侧的元件分离绝缘膜区域表面到所定深度的第1杂质型的第2阱区，上述第1杂质型的第2阱区与上述埋入层互相以所定间隔成分离状态存在；在部分包含的上述第2有源区邻接的第3有源区及其两侧的元件分离绝缘膜区域下部形成的第2杂质型的第1阱区；定义上述第1有源区与第2有源区的元件分离绝缘膜下部形成的第2杂质型的第2阱区；分别在上述第1有源区的上述第2阱表面附近及上述第2有源区的上述第1阱表面附近设置用于调节阈值电压的第1杂质型的第1及第2掺杂区域，上述第1掺杂区域的浓度比上述第2掺杂区域的浓度低。