发明名称 Memory device circuit and method for concurrently addressing columns of multiple banks of a multi-bank memory array
摘要
申请公布号 EP0737981(B1) 申请公布日期 2002.05.22
申请号 EP19960630001 申请日期 1996.01.04
申请人 MOSEL VITELIC, INC. 发明人 PARRIS, MICHAEL C.;STALNAKER, H. KENT
分类号 G11C11/407;G11C8/12;G11C11/401;G11C29/28;G11C29/34;(IPC1-7):G11C8/00;G11C7/00 主分类号 G11C11/407
代理机构 代理人
主权项
地址