| 主权项 |
1.一种埋入式电容器之结构,至少包括:一半导体基底;至少一浅沟渠隔离结构位于该半导体基底的一表面上,该至少一浅沟渠隔离结构具有一下凹空间;一第一电极位于该至少一浅沟渠隔离结构之该下凹空间;一绝缘层覆盖于该第一电极;以及一第二电极覆盖于该绝缘层。2.如申请专利范围第1项所述之埋入式电容器之结构,其中上述之至少一浅沟渠隔离结构之一深度系大于1500埃。3.如申请专利范围第1项所述之理入式电容器之结构,其中上述之下凹空间之一深度小于2000埃。4.如申请专利范围第1项所述之埋入式电容器之结构,其中上述之第一电极系为一多晶矽。5.如申请专利范围第1项所述之理入式电容器之结构,其中上述之第二电极系为一多晶矽。6.如申请专利范围第1项所述之埋入式电容器之结构,其中上述之绝缘层系为一氧化矽与氮化矽之堆叠结构。7.一种埋入式电容器之制造方法,至少包括:提供一半导体基底;在该半导体基底上形成至少一浅沟渠隔离结构;蚀刻该至少一浅构渠隔离结构并定义出一下凹空间;形成一第一电极位于该至少一浅沟渠隔离结构之该下凹空间;形成一绝缘层覆盖于该第一电极;以及形成一第二电极覆盖于该绝缘层。8.如申请专利范围第7项所述之埋入式电容器之制造方法,其中更包括一热退火制程用以使得该第一电极以及该第二电极结构更紧密。9.如申请专利范围第7项所述之埋入式电容器之制造方法,其中上述之至少一浅沟渠隔离结构之一深度系大于1500埃。10.如申请专利范围第7项所述之埋入式电容器之制造方法,其中上述之下凹空间之一深度小于2000埃。11.如申请专利范围第7项所述之埋入式电容器之制造方法,其中上述之第一电极系为一多晶矽。12.如申请专利范围第7项所述之埋入式电容器之制造方法,其中上述之第二电极系为一多晶矽。13.如申请专利范围第7项所述之埋入式电容器之制造方法,其中上述之绝缘层系为一氧化矽与氮化矽之堆叠结构。14.一种具有埋入式电容器以及电晶体之结构,至少包括:一半导体基底;复数个浅沟渠隔离结构位于该半导体基底的一表面上用以隔离出一电路区,该些浅沟渠隔离结构中至少有一浅沟渠隔离结构具有一下凹空间;一第一电极位于该下凹空间;一绝缘层覆盖于该第一电极;一第二电极覆盖于该绝缘层;以及复数个电晶体位于该电路区内,每一该些电晶体具有一闸极氧化层以及一闸极依序堆叠于该半导体基底之该表面上。15.如申请专利范围第14项所述之具有埋入式电容器以及电晶体之结构,其中上述之至少一浅沟渠隔离结构之一深度系大于1500埃。16.如申请专利范围第14项所述之具有埋入式电容器以及电晶体之结构,其中上述之下凹空间之一深度小于2000埃。17.如申请专利范围第14项所述之具有埋入式电容器以及电晶体之结构,其中上述之第一电极系为一多晶矽。18.如申请专利范围第14项所述之具有埋入式电容器以及电晶体之结构,其中上述之第二电极系为一多晶矽。19.如申请专利范围第14项所述之具有埋入式电容器以及电晶体之结构,其中上述之绝缘层系为一氧化矽与氮化矽之堆叠结构。20.一种具有埋入式电容器以及电晶体结构之制造方法,至少包括:提供一半导体基底;在该半导体基底上形成复数个浅沟渠隔离结构,用以隔离出一电路区;至少蚀刻该些浅沟渠隔离结构其中之一并定义出一下凹空间;形成一第一电极位元该下凹空间;利用离子布値制程形成一井区于该电路区;形成二绝缘层覆盖于该第一电极;形成复数个闸极氧化层于该半导体基底内该电路区之一表面上;以及形成一第二电极覆盖于该绝缘层并且复数个闸极覆盖于该些闸极氧化层。21.如申请专利范围第20项所述之具有埋入式电容器以及电晶体结构之制造方法,其中更包括一热退火制程用以使得该第一电极、该第二电极、以及该些闸极结构更紧密。22.如申请专利范围第20项所述之具有埋入式电容器以及电晶体结构之制造方法,其中上述之至少一浅沟渠隔离结构之一深度系大于1500埃。23.如申请专利范围第20项所述之具有埋入式电容器以及电晶体结构之制造方法,其中上述之下凹空间之一深度小于2000埃。24.如申请专利范围第20项所述之具有埋入式电容器以及电晶体结构之制造方法,其中上述之第一电极系为一多晶矽。25.如申请专利范围第20项所述之具有埋入式电容器以及电晶体结构之制造方法,其中上述之第二电极系为一多晶矽。26.如申请专利范围第20项所述之具有埋入式电容器以及电晶体结构之制造方法,其中上述之绝缘层系为一氧化矽与氮化矽之堆叠结构。图式简单说明:第1图其所绘示为习知在半导体混合模式制程中电容器的结构;以及第2A至2G图,其所绘示为本发明之埋入式电容器制作方法之剖面图。 |
