| 主权项 |
1.一种用于形成电晶体闸极介电质的方法,包含有的步骤为:a.形成一个伪介电层(dummy dielectric layer)于一半导体结构上,并将该伪介电层刻画而形成一闸极开口;其中该闸极开口的底部为该半导体结构的顶端表面;b.形成一个高介电常数介电层于该伪介电层的底部与壁面上,并形成一个低介电常数层于该高介电常数介电层上;c.形成间隔物于该闸极开口壁面上;d.将未为该间隔物所覆盖的该低介电常数介电层蚀刻;e.将该间隔物移除;以及f.形成一个闸电极于该闸极开口中之该高介电常数介电层与该低介电常数层上。2.如申请专利范围第1项之方法,其中该低介电常数介电层由经氟化的二氧化矽所组成。3.如申请专利范围第1项之方法,其中该高介电常数介电层由氧化锆(ZrO2)所组成。4.如申请专利范围第1项之方法,其中该高介电常数介电层由氧化钽(Ta2O5)所组成。5.如申请专利范围第1项之方法,其中该高介电常数介电层由氧化钛(TiO2)所组成。6.如申请专利范围第1项之方法,其中该高介电常数介电层由氮化矽(Si3N4)所组成。7.如申请专利范围第1项之方法,其中该低介电常数介电层具有约30埃至100埃之间的厚度,而该高介电常数介电层则具有约10埃至100埃之间的厚度。8.如申请专利范围第1项之方法,其中该低介电常数介电层在该闸电极下方之该闸电极的各边延伸约50埃至200埃间的距离。9.如申请专利范围第1项之方法更包含的步骤有:g.将该闸电极、该低介电常数介电层与该高介电常数介电层平坦化,并终止于该伪介电层;h.将该伪介电层移除;i.形成轻微掺杂源极与汲极区域于邻接该闸电极的该半导体结构中;j.形成邻接该闸电极的间隔物;k.形成源极与汲极区域于邻接该间隔物的半导体结构中。10.如申请专利范围第9项之方法,其中该低介电常数介电层延伸超过至少部分的该轻微掺杂源极/汲极区域。11.一种用于形成电晶体闸极介电质的方法,包含有的步骤为:a.形成一个伪介电层于一半导体结构上,并将该伪介电层刻画而形成一闸极开口;其中该闸极开口的底部为该半导体结构的顶端表面;b.形成一个高介电常数介电层于该伪介电层的底部与壁面上,并形成一个低介电常数层于该高介电常数介电层上;c.形成间隔物于该闸极开口壁面上;d.将未为该间隔物所覆盖的该低介电常数介电层蚀刻;e.将该间隔物移除;f.形成一个闸电极于该闸极开口中之该高介电常数介电层与该低介电常数层上,其中该低介电常数介电层在该闸电极下方之该闸电极的各边延伸约50埃至200埃间的距离;g.将该闸电极、该低介电常数介电层与该高介电常数介电层平坦化,并终止于该伪介电层;h.将该伪介电层移除;i.形成轻微掺杂源极与汲极区域于邻接该闸电极的该半导体结构中;j.形成邻接该闸电极的间隔物;以及k.形成源极与汲极区域于邻接该间隔物的半导体结构中。12.如申请专利范围第11项之方法,其中该低介电常数介电层由经氟化的二氧化矽所组成。13.如申请专利范围第11项之方法,其中该高介电常数介电层由氧化锆(ZrO2)所组成。14.如申请专利范围第11项之方法,其中该高介电常数介电层由氧化钽(Ta2O5)所组成。15.如申请专利范围第11项之方法,其中该高介电常数介电层由氧化钛(TiO2)所组成。16.如申请专利范围第11项之方法,其中该高介电常数介电层由氮化矽(Si3N4)所组成。17.如申请专利范围第11项之方法,其中该低介电常数介电层具有约30埃至100埃之间的厚度,而该高介电常数介电层则具有约10埃至100埃之间的厚度。图式简单说明:第1图至第7图系说明根据本发明之一种用于形成具有不同介电常数区域之闸极介电质的制程的依序剖面图。 |
