| 主权项 |
1.一种用于安装积体电路之封装,包含有:基体,用于接收积体电路且包含有:复数个讯号端子,沿着基体表面之外围部分排列;复数个电源端子,沿着表面之中心部分排列:和其中电源端子实际上大于讯号端子。2.如申请专利范围第1项中所述的封装,其中此复数个电源端子包含有至少一组的电源端子,其中各组电源端子之每一个均是建构成可提供不同电源电压给积体电路。3.如申请专利范围第1项中所述的封装,其中每一个电源端子均具有至少一个的平坦表面。4.如申请专利范围第1项中所述的封装,其中电源端子为具有实质长方形截面之叶片。5.如申请专利范围第1项中所述的封装,其中讯号端子和电源端子均是从基体之表面往外延伸。6.如申请专利范围第1项中所述的封装,其中讯号端子和电源端子系用于与印刷电路板或插槽耦接。7.如申请专利范围第1项中所述的封装,其中基体可实质由陶瓷材料制成。8.如申请专利范围第1项中所述的封装,其中电源端子可由镍纤合金制成。9.如申请专利范围第1项中所述的封装,其中每一个电源端子均具有至少一个实质平坦表面,且其中每一个电源端子之至少有一实质平坦表面是外部电镀金。10.一种用于安装积体电路之封装,包含有:基体,具有互相对立之第一和第二表面,其中第一表面系用于接收积体电路,且其中此基体包含有:复数个讯号端子,沿着第二表面之外围部分排列;复数个电源端子,沿着第二表面之中心部分排:和其中电源端子实际上大于讯号端子。11.如申请专利范围第10项中所述的封装,其中此复数个电源端子包含有至少一组的电源端子,其中各组电源端子之每一个均是建构成可提供不同电源电压给积体电路。12.如申请专利范围第10项中所述的封装,其中每一个电源端子均具有至少一个实质的平坦表面。13.如申请专利范围第10项中所述的封装,其中电源端子为具有实质长方形截面之叶片。14.如申请专利范围第10项中所述的封装,其中讯号端子和电源端子均是从基体之第二表面往外延伸。15.如申请专利范围第10项中所述的封装,其中此积体电路包含有复数个有导电性之输入/输出(I/O)垫片,此等垫片是沿着积体电路形成图案之表面排列,且其中此基体包含有复数个具导电性之接合垫,系依据图案而沿着第一表面排列。16.如申请专利范围第15项中所述的封装,其中此基体包含有复数个堆叠而成之导电体,且其中此导电体将讯号端子和电源端子连接至接合垫。17.一种半导体装置,包含有:基体,具有互相对立之第一和第二表面,其中第一表面具有复数个依据图案而排列其上之具导电性的接合垫,且其中此基体包含有:复数个讯号端子,系沿着第二表面之外围部分排列;复数个电源端子,系沿着第二表面之中心部分排列:其中电源端子实际上大于讯号端子;和积体电路,具有排列在积体电路表面上之复数个输入/输出(I/O)垫片,其中I/O垫片之配置定义此图案,且其中每一个I/O垫片均耦接至基体上相对应之接合垫。18.如申请专利范围第17项中所述的半导体装置,其中此复数个电源端子包含有至少一组的电源端子,其中各组电源端子之每一个均是建构成可提供不同电源电压给积体电路。19.如申请专利范围第17项中所述的半导体装置,其中每一个电源端子均具有至少一个实质的平坦表面。20.如申请专利范围第17项中所述的半导体装置,其中电源端子为具有实质长方形截面之叶片。21.如申请专利范围第17项中所述的半导体装置,其中讯号端子和电源端子均是从基体之第二表面往外延伸。22.如申请专利范围第17项中所述的半导体装置,其中此基体包含有复数个堆叠而成之导电体,且其中此导电体将讯号端子和电源端子连接至接合垫。23.如申请专利范围第17项中所述的半导体装置,其中每一个I/O垫片均藉由焊接凸块而耦接至其相对应接合垫。图式简单说明:第1图系显示使用接脚格子状阵列(PGA)装置封装安装积体电路之已知半导体装置范例之底视图;第2图系显示第1图之半导体装置的截面图;第3图系显示使用接脚格子状阵列(PGA)装置封装之半导体装置实施例的底视图;以及第4图系显示第3图之半导体装置的截面图。 |
