发明名称 METHOD AND APPARATUS FOR DESIGN VERIFICATION OF ELECTRONIC CIRCUITS
摘要 <p>본 발명은 컴퓨터로 설계한 전자 회로를 하드웨어적으로 구성하여 에뮬레이션을 통해 동작을 검증하기 위한 장치 및 방법을 제공한다. 본 발명은 제어용 에프피지에이를 별도로 장착하고, 이를 통해 양방향 인터에이스 기반을 구비한다. 그 결과, 검증용 회로 구성 데이터 및 마이크로 컴퓨터 프로그램의 다운 로딩 단계 및 컴퓨터 상에서의 원격 제어 및 모니터 단계 등을 한 개의 케이블을 통하여 구성한다. 또한, 본 발명은 에프피지에이 선택보드를 커넥터를 통해 주기판에 접속함으로써, 검증용 에프피지에이의 교체작업을 용이하게 한다.</p>
申请公布号 KR100337006(B1) 申请公布日期 2002.05.17
申请号 KR19990035540 申请日期 1999.08.26
申请人 김 만 복 发明人 김만복
分类号 G06F9/455;G06F17/50 主分类号 G06F9/455
代理机构 代理人
主权项
地址