| 摘要 |
<p>본 발명은 커패시터 형성방법에 관한 것으로, 종래 커패시터 형성방법은 각 커패시터 하부전극을 분리하기 위해서 절연막을 증착한 후 에치백하여 폴리실리콘의 상부가 드러나도록 해야하므로 공정상 난이도가 높고, 이 절연막과 하부전극을 둘러싸는 산화막의 식각비가 다를경우 절연막을 습식각등으로 제거한 후에 산화막을 제거해야 하므로 공정이 많고 복잡한 문제점이 있었다. 따라서 본 발명은 트랜치가 형성된 반도체기판 상에 일정한 거리로 이격되는 제 1~제 4게이트를 형성한 후, 상부전면에 제 1층간절연막을 형성하는 공정과; 상기 제 1~제 4게이트간 이격영역의 제 1층간절연막을 식각하고, 도전성물질을 채워 제 1~제 3플러그를 형성한 다음 상부전면에 제 2층간절연막을 형성하는 공정과; 상기 제 2플러그가 형성된 영역의 제 2층간절연막을 식각하고, 도전성물질을 채워 비트라인컨택을 형성한 다음 웨이퍼 상부전면에 도전막을 형성하고, 이를 패터닝하여 비트라인을 형성하는 공정과; 상기 구조물 상부전면에 제 3층간절연막을 형성하고, 상기 제 1,제 3플러그가 형성된 영역의 제 2,제 3층간절연막을 식각하고, 도전성물질을 채워 노드컨택을 형성하는 공정과; 상기 구조물 상부전면에 차례로 질화막, 산화막을 형성하고, 그 상부에 커패시터가 형성될 영역에 맞추어 패터닝 한 감광막을 형성하는 공정과; 상기 감광막으로 산화막 및 질화막을 식각하여 패터닝하고 상기 드러난 노드컨택을 이용하여 불순물을 포함한 에피층을 성장시키는 공정과; 상기 구조물 상부전면에 폴리실리콘을 증착하는 공정과; 상기 폴리실리콘을 이방성식각하여 상기 산화막의 상부가 드러나도록하는 공정과; 상기 공정으로 드러난 산화막을 제거하는 공정으로 이루어지는 커패시터 형성방법을 통해 각 커패시터 하부전극을 분리하기위해 절연막을 이용하지 않고, 커패시터 하부전극 역할을 하는 폴리실리콘 하부에 불순물이 포함된 에피층을 형성함으로써 단순한 이방성식각에 의해 각 커패시터 하부전극을 분리 할 수 있도록 하여 공정이 용이해 지는 효과가 있다.</p> |
