| 摘要 |
<p>본 발명은 반도체 장치의 완충 커패시터에 관한 것으로, 종래 완충 커패시터는 반도체칩의 외부에 위치하여, 이를 제조하기 위해서는 패키지 공정에서 별도의 제조공정이 추가되며, 이에 따라 제조 비용이 증가하는 문제점과 아울러 공정단계의 추가로 인해 공정에 대한 신뢰성이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 반도체 칩의 내부에 위치하는 전원전압라인과 접지전압라인의 하부에 위치하며, 제1절연막을 통해 상기 전원전압라인과는 분리됨과 아울러 그 제1절연막에 형성한 콘택홀을 통해 상기 접지전압라인에 연결되는 제1다결정실리콘과; 상기 제1다결정실리콘의 하부에 위치하며, 상기 제1다결정실리콘과 제1절연막에 형성한 콘택홀을 통해 상기 콘택홀의 측면에 위치하는 절연막 측벽을 통해 상기 제1절연막과 연결되는 제2절연막과; 상기 제2절연막의 하부에 위치하며 상기 제1절연막, 제1다결정실리콘, 제2절연막을 통과하며, 상기 절연막 측벽의 사이에 위치하는 콘택홀을 통해 상기 전원전압라인과 연결되는 제2다결정실리콘으로 구성되어 칩의 내부에 위치하여 전원전압라인과 접지전압라인의 하부에 위치하여, 집적도의 저하없이 전원전압라인을 통해 인가되는 외부전류의 고주파 성분을 제거하며, 칩외부에 형성하는 방법에 비해 공정이 단순해져 제조비용이 절감되는 효과와 아울러 공정의 신뢰성을 향상시키는 효과가 있다.</p> |
