| 摘要 |
Die Erfindung betrifft eine MRAM-Anordnung, bei der die Wort- bzw. Gateleitungen (WL) niederohmig mit der Programmierleitung (PRL) verbunden und die Sources (S) der Auswahltransistoren (T) auf das Potential der Gates (G) bzw. Programmierleitung (PRL) legbar.
|
