发明名称 WIRING FORMING METHOD FOR SEMICONDUCTOR DEVICE
摘要 <p>본 발명은 반도체소자의 배선 형성방법에 관한 것으로, 종래 반도체소자의 배선 형성방법은 구리박막을 얇게 증착하고 이를 리플로우시키는 공정을 반복하여 배선을 형성 했으나 제한된 저온(450℃이하)에서 구리박막의 표면이동도를 극대화 시키지 못함으로써 컨택 형성 시 보이드가 발생하는 문제점과, 구리박막을 얇게 증착하고, 열처리하는 공정을 반복해야 하므로 공정시간이 길어지는 문제점이 있었다. 따라서 본 발명은 소자가 형성된 반도체기판 상에 절연막을 증착하고, 상기 소자의 특정부분이 드러나도록 그 절연막을 사진식각공정을 통해 식각 하여 컨택홀을 형성한 후 그 상부에 배리어막을 증착하는 제 1공정과; 상기 배리어막 상부전면에 구리박막을 물리기상증착방식으로 일부 증착하는 제 2공정과; 상기 형성한 구리박막을 산소 분위기에서 열처리하여 리플로우시키고, 그로 인해 상기 산소에 반응한 구리박막의 상부에 구리산화막이 형성되는 제 3공정과; 상기 구리박막 및 구리산화막을 수소분위기에서 열처리하여 계속 리플로우 시키면서 상기 수소를 구리산화막과 반응시켜 구리로 환원하는 제 4공정과; 상기 제 2공정, 제 3공정 및 제 4공정을 상기 구리박막이 컨택홀을 채우고, 원하는 높이 만큼 증착될 때 까지 순서대로 반복하는 제 5공정으로 이루어지는 반도체소자의 배선 형성방법을 통해 구리박막 고유의 산화/환원 특성을 이용하여 그 표면에 디팩트를 형성함으로써, 구리박막의 표면이동도를 높이는 방법으로 리플로우 특성을 개선하여 도포성을 향상시킬 수 있으며 표면이동도가 높으므로 공정속도가 개선되는 효과가 있다.</p>
申请公布号 KR100336772(B1) 申请公布日期 2002.05.16
申请号 KR19990049908 申请日期 1999.11.11
申请人 null, null 发明人 한상엽
分类号 H01L21/3205 主分类号 H01L21/3205
代理机构 代理人
主权项
地址