发明名称 TRANSISTOR FORMING METHOD
摘要 <p>본 발명은 트랜지스터 형성방법에 관한 것으로, 종래 트랜지스터 형성방법은 순수한 산화막을 게이트산화막으로 사용하므로 BSG와 상기 산화막의 계면을 통해 BSG의 붕소이온이 침투하여 소자의 신뢰성을 저하하며, 상기 게이트산화막을 질화막으로 대치한 경우에는 붕소이온의 확산은 억제되지만 디램으로 사용하는 경우에는 리프레시 특성이 열화되는문제점이 있었다. 따라서 본 발명은 반도체기판 상부에 차례로 게이트산화막, 폴리실리콘을 증착하고, 이를 게이트가 형성될 영역에 맞도록 패터닝하는 공정과; 상기 구조물에 질소를 경사주입하여 상기 게이트산화막이 드러난 측면 부분에 질화산화막을 형성하는 공정과; 상기 형성한 구조물 상부 전면에 차례로 BSG, 질화막을 형성하고, 상기 질화막을 식각하여 질화막측벽을 형성는 공정과; 상기 질화막측벽을 마스크로 BSG를 식각한 후 상기 형성한 구조물을 마스크로 반도체기판 상에 고농도 불순물을 주입하여 피형 고농도 소스/드레인영역을 형성하는 공정과; 상기 형성한 구조물을 열처리하여 상기 고농도 소스/드레인영역을 확장하며 상기 BSG 내부의 붕소이온을 반도체기판 상에 침투시켜 저농도 소스/드레인영역을 형성하는 공정으로 이루어지는 트랜지스터 형성방법을 통해 게이트산화막의 일부에만 질화산화막을 형성하므로 이를 디램소자로 사용 시 리프레시특성이 열화되는 것을 방지하고, 게이트산화막과 BSG의 계면에 질화산화막을 형성하여 붕소이온이 침투하지 못하도록 함으로써 소자의 신뢰성을 높일 수 있는 효과가 있다.</p>
申请公布号 KR100336771(B1) 申请公布日期 2002.05.16
申请号 KR19990049669 申请日期 1999.11.10
申请人 null, null 发明人 최준호
分类号 H01L21/336 主分类号 H01L21/336
代理机构 代理人
主权项
地址