| 摘要 |
<p>본 발명은 스마트 전력 집적 회로(Smart Power IC)용 BCD(Bipolar - CMOS - DMOS) 소자의 제조 방법을 제공하는데 그 목적이 있다. 본 발명에 따르면, 이온 주입 및 확산 공정을 수행하여 실리콘 기판 상에 고전류 트렌치 게이트 DMOS(Double diffused MOS) 소자의 드레인 영역 형성, 제 1 바이폴라 트랜지스터 및 제 2 바이폴라 트랜지스터의 컬렉터 영역 형성, 제 1 고전압 LDMOS(Lateral Double diffused MOS)의 누설 전류를 감소시킬 목적으로 매몰층(2)을 형성시키는 제 1 단계; 상기 제 1 바이폴라 트랜지스터 및 제 2 바이폴라 트랜지스터의 컬렉터 직렬 저항을 감소하기 위한 매몰층, LIGBT(Lateral Insulated Gate Bipolar Transistor) 및 제너 다이오드의 매몰층, 하층 소자간의 전기적 격리를 위한 하층 아이솔레이션을 형성시키는 제 2 단계; 에피층(4)을 성장시킨 후, 상기 제 2 바이폴라 트랜지스터의 컬렉터 및 상기 트렌치 게이트 DMOS의 드레인 역할을 수행하는 싱크 접합(5), 상층 소자의 전기적 격리를 위한 상층 아이솔레이션(6), 상기 제 1 LDMOS의 제 1 웰(7), CMOS의 제 2 웰(8) 및 상기 제 1 LDMOS 드리프트 층(9)을 형성하는 제 3 단계; 상기 싱크 접합(5), 상기 상하층의 아이솔레이션, 상기 제 1 및 제 2 웰을 확산 공정을 수행한 후, 상기 제 1 및 제 2 바이폴라 트렌지스터의 베이스를 형성하는 제 4 단계; 상기 트렌치 게이트 DMOS의 채널 역할을 하는 바디를 형성하는 제 5 단계; 상기 트렌치 게이트 DMOS의 트렌치를 형성하는 제 6 단계; 상기 트렌치 게이트 DMOS의 게이트 산화막 및 다결정 실리콘 전극을 형성하는 제 7 단계; 활성 영역 정의 및 필드 산화막을 선택적으로 성장시키는 제 8 단계; 상기 CMOS, 제 1 및 제 2 LDMOS, LIGBT의 다결정 실리콘 게이트(16)와 상기 제 1 바이폴라 트랜지스터의 에미터(18), 제너 다이오드의 캐소우드 영역(19)을 형성하는 제 9 단계; 상기 CMOS, 제 1 및 제 2 LDMOS, 트렌치 게이트 DMOS 및 LIGBT 소자의 소스-드레인 영역(20)을 정의하는 제 10 단계; 및 상기 각각의 소자의 금속 배선을 형성하는 제 11 단계를 포함하여 이루어진 것을 특징으로 하는 스마트 전력 집적 회로의 제조 방법이 제공된다.</p> |
