| 摘要 |
<p>본 발명은 클럭 동기 회로에 관한 것으로, 종래 다중 클럭을 사용하는 시스템에 있어서 한 클럭에서 다른 주기의 클럭으로 변환시 클럭 동기가 서로 맞지 않아 발생되는 클리치에 의해 전체 시스템이 오동작하는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 서로 다른 주기를 갖는 복수의 클럭을 입력받아 이의 동기가 일치되는 순간을 감지하는 클럭 동기부와; 상기 클럭 동기부의 출력 신호에 의해 클럭 선택 신호를 래치하여 상기 복수의 클럭중 하나의 클럭을 선택하여 출력하며, 리셋신호에 의해 상기 래치된 클럭 선택 신호를 리셋시키는 클럭 변환부와; 상기 클럭 변환부의 출력 클럭을 입력받아 노이즈를 제거하여 출력 클럭으로 출력하는 노이즈 제거부로 구성한 장치를 제공하여 다중 클럭을 사용하는 시스템에서 서로 다른 주기를 갖는 메인 클럭과 서브 클럭의 동기가 일치하는 순간 입력되는 클럭 선택 신호를 래치하여 상기 메인 클럭 및 서브 클럭을 선택 출력함으로써, 상기 클럭 선택 신호가 상기 메인 클럭과 서브 클럭의 동기가 일치되기 이전에 변동시 발생되는 글리치에 의한 시스템의 오동작을 방지하는 효과가 있다.</p> |
