| 主权项 |
1.一种维特比解码装置,系用以将交织(Trellis)编码调变后之信号解码之维特比解码装置,其特征在于包括:子集选择部,输入接收信号,对于各子集,选择和接收符号点之可能性最高之传送符号后,输出和所选择之传送符号对应之支线距离及用以特定所选择之传送符号之子集选择信号;延迟器,令该子集选择信号延迟既定时间;ACS(Add Compare Select)部,输入该支线距离,按照交织线图计算路径距离后,输出选择最可能路径之路径选择信号;回溯追踪记忆体,记忆该路径选择信号;回溯追踪部,对于该回溯追踪记忆体所记忆之路径选择信号,以起始节点编号为起点,只回溯追踪既定之回溯追踪长度;子集编号产生部,使用该回溯追踪部所得到之最可能路径通过之第一节点之编号,按照交织线图,输出和往该第一节点之迁移相关之编码位元与子集编号;及选择部;输入该子集编号和自该延迟器输出之子集选择信号后,输出和往该第一节点之迁移相关之非编码位元;将该子集编号产生部所输出之编码位元和该选择器所输出之非编码位元合在一起后,产生为解码信号。2.如申请专利范围第1项之维特比解码装置,其中:具备最可能路径判定部,输入该ACS部所计算之路径距离,自该路径距离侦测可能性最高之路径后,输出该路径通过之节点编号;该回溯追踪部依据自该最可能路径判定部所输出之节点编号求该起始节点编号。3.如申请专利范围第1项之维特比解码装置,其中,该子集编号产生部使用该第一节点之编号和在该第一节点之过去1时刻的最可能路径通过之第二节点之编号,产生该编码位元与子集编号。4.如申请专利范围第3项之维特比解码装置,其中,该子集编号产生部具有表示该第一及第二节点之编号、该编码位元以及子集编号之关系的表资料。5.如申请专利范围第1项之维特比解码装置,其中,该子集编号产生部系使用产生该第一节点之编号和与该第一节点对应之路径选择信号产生该编码位元与子集编号的。6.如申请专利范围第5项之维特比解码装置,其中,该子集编号产生部具有表示该第一节点之编号及路径选择信号、该编码位元以及子集编号之关系之表资料。7.如申请专利范围第3项或第5项之维特比解码装置,其中,该子集编号产生部利用依照编码器之产生多项式进行运算之运算器构成。8.如申请专利范围第1项之维特比解码装置,其中,该子集选择部产生该子集选择信号,使其和该所选择之传送符号对应之非编码位元一致。9.如申请专利范围第1项之维特比解码装置,其中,该ACS部产生该路径选择信号,使其和朝向对应于该路径选择信号之节点迁移的相关之编码位元一致。10.一种维特比解码方法,系用以将交织编码调变后之信号解码之维特比解码方法,包括:依据接收信号,对于各子集,选择和接收符号点之可能性最高之传送符号后,产生和所选择之传送符号对应之支线距离及用以特定所选择之传送符号之子集选择信号之步骤;令该子集选择信号延迟既定时间之步骤;输入该支线距离,按照交织线图计算路径距离后,输出选择最可能路径之路径选择信号之ACS(AddCompare Select)步骤;令回溯追踪记忆体记忆该路径选择信号之步骤;对于该回溯追踪记忆体所记忆之路径选择信号,以起始节点编号为起点,只回溯追踪既定之回溯追踪长度之步骤;使用该回溯追踪所得到之最可能路径通过之第一节点之编号,按照交织线图,产生和往该第一节点之迁移相关之编码位元与子集编号之步骤;及依据该子集编号和该延迟后之子集选择信号,选择和往该第一节点之迁移相关之非编码位元之步骤;其特征为:将该编码位元和该非编码位元合在一起,产生作为解码信号。图式简单说明:图1系表示本发明之一实施例之维特比解码装置之构造之方块图。图2系表示在图1之构造之回溯追踪电路与子集编号产生电路之构造例之图。图3系在图2之子集编号产生电路所储存之表资料之实例,系表示以图11之交织编码器为前提的之图。图4系表示回溯追踪电路与子集编号产生电路之动作之流程图。图5系表示在图1之构造之回溯追踪电路与子集编号产生电路之构造之别的实例之图。图6系在图5之运算器之构造例,系表示以图11之交织编码器为前提的之图。图7系交织编码器之一例。图8系和图7之交织编码器相关之交织线图。图9系在图2之子集编码产生电路所储存之表资料之别的实例,系表示以图7之交织编码器为前提的之图。图10系在图5之运算器之别的构造例,系表示以图7之交织编码器为前提的之图。图11系交织编码器之一例。图12系和图11之交织编码器相关之交织线图。图13系表示习知之维特比解码装置之构造之方块图。图14系表示构成ACS电路之基础单位之图。图15系表示习知之路径记忆体电路之构造之图。 |
