| 主权项 |
1.一种取样并锁定的比较器电路,由一第一电压源与一第二电压源供应电源给该比较器电路,该比较器电路具有一锁住控制端、一第一类比输入端,一第二类比输入端、一第一数位输出端与一第二数位输出端,该锁住控制端接收一锁住信号,该第一类比输入端接收一第一类比信号,该第二类比输入端接收一第二类比信号,该第一数位输出端输出一第一数位信号,该第二数位输出端输出一第二数位信号,该比较器电路包括:一第一PMOS,该第一PMOS具有一源极、一汲极与一闸极,该源极耦接至该第二数位输出端,该闸极耦接至该锁住控制端;一第一NMOS,该第一NMOS具有该汲极、该源极与该闸极,该汲极耦接至该第一类比输入端,该源极耦接至该第一PMOS之该汲极,该闸极耦接至该锁住控制端;一第二PMOS,该第二PMOS具有该源极、一汲极与一闸极,该源极耦接至该第一电压源,该汲极耦接至该第一数位输出端;一第二NMOS,该第二NMOS具有该汲极、该源极与该闸陋,该汲极耦接至该第二PMOS之该闸极,该源极耦接至该第一数位输出端,该闸极耦接至该锁住控制端;一第三NMOS,该第三NMOS具有该汲极、该源极与该闸极,该汲极耦接至该第一数位输出端,该源极耦接至该第二电压源,该闸极耦接至该第一PMOS之该汲极;一第四NMOS,该第四NMOS具有该汲极、该源极与该闸极,该汲极耦接至该第一数位输出端,该源极耦接至该第二电压源,该闸极耦接至该第二NMOS之该源极;一第三PMOS,该第三PMOS具有该源极、该汲极与该闸极,该源极耦接至该第一数位输出,该闸极耦接至该锁住控制端;一第五NMOS,该第五NMOS具有汲极、该源极与该闸极,该汲极耦接至该第二类比输入端,该源极耦接至该第三PMOS之该汲极,该闸极耦接至该锁住控制端;一第四PMOS,该第四PMOS具有该源极、该汲极与该闸极,该源极耦接至该第一电压源,该汲极耦接至该第二数位输出端;一第六NMOS,该第六NMOS具有该汲极、该源极与该闸极,该汲极端耦接至该第四PMOS之该闸极,该源极耦接至该第二数位输出端,该闸极耦接至该锁住控制端;一第七NMOS,该第七NMOS具有该汲极、该源极与该闸极,该汲极耦接至该第二数位输出端,该源极耦接至该第二电压源,该闸极耦接至该第三PMOS之该汲极;一第八NMOS,该第八NMOS具有该汲极、该源极与该闸极,该汲极端耦接至该第二数位输出端,该源极耦接至该第二电压源,该闸极耦接至该第六NMOS之该源极;一第一电容器,该第一电容器的一端耦接至该第二PMOS之该闸极,该第一电容器的另一端耦接至该第二数位输出端;以及一第二电容器,该第二电容器的一端耦接至该第四PMOS之该闸极,该第二电容器的另一端耦接至该第一数位输出端。2.如申请专利范围第1项所述之取样并锁定的比较器电路,其中该第二PMOS、该第四PMOS、该第三NMOS、该第四NMOS、该第七NMOS与该第八NMOS形成一再生正回授电路。图式简单说明:第1图绘示习知之比较器电路图;第2图模拟习知之比较器的模拟结果;第3图绘示本发明之取样并锁定的比较器电路图;以及第4图绘示本发明之取样并锁定的比较器电路之模拟结果。 |
